### PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2002-359378

(43)Date of publication of application: 13.12.2002

(51)Int.CI

H01L 29/872 H01L 21/06 H01L 21/265 H01L 21/331 H01L 21/822 H01L 29/161 H01L 29/737 H011 29/74 H01L 29/78

H01L 29/80

(21)Application number: 2001-302562 (22)Date of filing:

28.09.2001

(71)Applicant: TOSHIBA CORP

(72)Inventor: IMAI SEIJI SHINOHE TAKASHI

(30)Priority

Priority number: 2001094149

Priority date: 28.03.2001


Priority country: JP

### (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To actualize a deep expansion type diffusion area at low cost without increasing the number of processes as much as possible.

SOLUTION: On the surface of an n-type epitaxial growth layer 12, a mask 13M for ion implantation is formed. The mask 13M for ion implantation is sued to perform the selective ion implantation of boron (11B+) deep into the n-type epitaxial growth layer 12. Further, the mask 13M for ion implantation is used to carry out the selective ion implantation of aluminum (27Al+) from the surface of the n-type epitaxial growth layer 12 shallower than the boron. Then p-type deep expansion diffusion areas 15a and 15b are formed by activating heat-treatment. The diffusion areas 15a and 15b increase in lateral diffusion width perpendicular to the depth toward an ohmic contact area 11



### LEGAL STATUS

[Date of request for examination]

14.02.2003

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

3692063 [Patent number]

[Date of registration]

24.06.2005

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁 (JP)

識別紀号

(51) Int.C1.7

H01L 29/872

### (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-359378 (P2002-359378A)

テーマコート\*(参考)

最終頁に続く

652H 4M104

(43)公開日 平成14年12月13日(2002,12,13)

21/06					652S	5F003	
21/265					652T	5 F O O 5	
21/331		29/48			653A	5 F 1 O 2	
21/336					D	5F140	140
	審查請求	未請求 請求	質の数8	OL	(全 32 頁)	最終質に	続く
(21) 出願番号	特顧2001-302562(P2001-302562)	(71)出顧人 000003078 株式会社東芝					
(22)出願日	平成13年9月28日(2001.9.28)	株式会社東之 東京都港区芝浦一丁目1番1号 (72)発明者 今井 聖支					
(31)優先権主張番号 (32)優先日	特顧2001-94149(P2001-94149) 平成13年3月28日(2001.3.28)	1-94149) 神奈川県川崎市幸区小向東芝町 1 番地 株					
(33) 優先権主張国	日本 (JP)	(72)発明者	四戸 神奈川	•	市幸区小向東	芝町1番地	株
		式会社東芝研究開発センター内 (74)代理人 100083806					
			弁理士	三好	秀和(外	7名)	

ा स


H01L 29/78

#### (54) 【発明の名称】 半導体装置及びその製造方法

#### (57)【要約】

【課題】 できるだけ工程数を増やすととなく又安価なコストで、深部膨張形拡散領域を実現する。

「解決手段」 ロ型エピタキシャル成長層 12 の表面 にイオン注入用マスタ13 Mを形成する。イオン注入用マスタ13 Mを用いて、ロ型エピタキシャル成長層 12 の深い位置に、ボロン (い Br) の選択イオン注入を行う。更に、イオン注入用マスタ13 Mを用いて、ロ型エピタキシャル成長層 12 の表面から、ボロンよりも残い位置にアルミニウム (い All) の選択イオン注入を行う。その後、活性化熱処理により、 p型の深部膨張形拡散領域 15 a、15 b を形成する。深部膨張形拡散領域 15 a、15 b は、ホーミックコンタクト領域 11 に近づくに従い、深さ方向に患面方向の横方向の拡散端が広くなるよりにされている。



【特許請求の範囲】

1 【請求項1】 第1導電型のオーミックコンタクト領域 Ł.

該オーミックコンタクト領域の上部に設けられ、該オー ミックコンタクト領域よりも低不純物濃度で、2、2 e Vよりも禁制帯の広い広禁制帯幅材料からなる第1導電 型のドリフト領域と、

該ドリフト領域の表面に頂部を露出して、該ドリフト領 域の内部に設けられ、前記ドリフト領域の表面から前記 オーミックコンタクト領域に向かって、水平方向断面積 10 該ボディ領域から離間し、前記ドリフト領域よりも高不 が次第に広くなるようにされた複数個の第2導電型の深 部膨張形拡散領域と、

前記ドリフト領域の表面に接して設けられた前記ドリフ ト領域とショットキー接合をなすショットキー電極とを 具備することを特徴とする半導体装置。

【請求項2】 第1導電型若しくは第2導電型の第1主 電極領域と、

該第1主電極領域の上部に設けられ、該第1主電極領域 よりも低不純物濃度で、2、2eVよりも禁制帯の広い 広禁制帯幅材料からなる第1導電型のドリフト領域と、 該ドリフト領域の表面に頂部を露出して、該ドリフト領 域の内部に設けられ、前記ドリフト領域の表面から前記 オーミックコンタクト領域に向かって、水平方向断面積 が次第に広くなるようにされた複数個の第2選重型の深 部膨張形拡散領域と、

前記ドリフト領域の表面に頂部を露出して、前記複数個 の深部膨陽形拡散領域に挟まれて前記ドリフト領域の内 部に設けられた第1導電型の第2主電極領域とを備え、 前記深部膨張形拡散領域のそれぞれは、前記第1及び第 して機能することを特徴とする半導体装置。

【請求項3】 前記複数の深部膨張形拡散領域の間に、 第2 導電型のベース領域を更に備えることを特徴とする 請求項2 に記載の半導体装置。

【請求項4】 第1導電型若しくは第2導電型の第1主 電極領域と、

該第1主電極領域の上部に設けられ、該第1主電極領域 よりも低不純物濃度で、2.2 e V よりも禁制帯の広い 広禁制帯幅材料からなる第1導電型のドリフト領域と、 該ドリフト領域の表面に配置された第2導電型の複数の 40 ボディ領域と、

該ボディ領域の表面に配置された第1導電型の第2主電 極領域と.

該第2主電極領域の表面から前記第1主電極領域の方向 に向かって掘られ前記ボディ領域を貫通し前記ドリフト 領域に達する複数のトレンチと、

診複数のトレンチの内壁に形成されたゲート絶縁膜と、 前記複数のトレンチの内部において、前記ゲート絶縁膜 の表面に配置されたゲート電極と、

前記複数のトレンチの下部の前記ドリフト領域の内部に 50 記第2不純物イオンがアルミニウム(A1)であること

設けられ、前記トレンチの底部から前記第1 主電極領域 領域に向かって、それぞれ水平方向断面積が次第に広く なるようにされ、電界緩和領域として機能する複数個の 第2 導電型の深部膨張形拡散領域とを含むことを特徴と する半導体装置。

【請求項5】 2.2 e V よりも禁制帯の広い広禁制帯 幅材料からなる第1導電型のドリフト領域と、

該ドリフト領域の表面に配置された第2導電型の複数の ボディ領域と、

純物濃度で、前記ドリフト領域の表面に配置された第1 導電型若しくは第2導電型の第1主電極領域と、

該ボディ領域の表面に配置された第1連電型の第2主電 極領域と、

該第2主電極領域の表面から前記ボディ領域を貫通し前 記ドリフト領域に達する複数のトレンチと、

該複数のトレンチの内壁に形成されたゲート絶縁膜と、 前記複数のトレンチの内部において、前記ゲート絶縁膜 の表面に配置されたゲート電極と、

20 前記複数のトレンチの下部の前記ドリフト領域の内部に 設けられ、前記トレンチの底部から前記ボディ領域をか **ら離れる方向に向かって、それぞれ水平方向断面積が次** 第に広くなるようにされ、電界緩和領域として機能する 複数個の第2導電型の深部膨張形拡散領域とを含むこと を特徴とする半導体装置。

【請求項6】 前記複数の深部膨張形拡散領域のそれぞ nit.

第1の不純物元素を含む上部領域と、

該上部領域の下部に位置し、前記第1の不純物元素より 2主電極領域間を流れる電流を制御する制御電極領域と 30 も前記広禁制帯幅材料中における拡散係数の大きな第2 の不純物元素を含む下部領域とからなることを特徴とす る請求項1~5のいずれか1項に記載の半導体装置。 【請求項7】 2.2 e V よりも禁制帯の広い広禁制帯

> 幅材料からなる第1導電型の半導体領域の表面にイオン 注入用マスクを形成する工程と、 該イオン注入用マスクを用いて、前記半導体領域中に第

2導電型を呈する第1不純物イオンを加速エネルギーを 変えながら複数回注入する深部イオン注入工程と、

前記イオン注入用マスクを用いて、前記第1不純物イオ ンよりも前記半導体領域中における拡散係数が小さい第 2 不純物イオンを、前記第1不純物イオンの射影飛程よ りも浅い位置に、加速エネルギーを変えながら複数回注 入する浅部イオン注入工程と、

熱処理工程により、前記第1及び第2不純物イオンを電 気的に活性化し、前記半導体領域の内部に深部膨張形拡 散領域を形成する工程とを含むことを特徴とする半導体 装置の製造方法。

【請求項8】 前記広禁制帯幅材料が炭化珪素(Si C)であり、前記第1不純物イオンがボロン(B)、前

3 を特徴とする請求項7記載の半導体装置の製造方法。 【発明の詳細な説明】

[0001].

【発明の属する技術分野】本発明は、広禁制帯幅半導体 (ワイドギャップ半導体) 材料を用いた高耐圧且つ低電 流損失である半導体装置に関する。

#### [0002]

「従来の技術」 半導体産業において早くから研究され、 実用化進んだシリコン (禁制帯幅 E g = 約1.1 e V) や砒化ガリウム (禁制帯幅Eg=約1.4eV)等の通 10 常の禁制帯幅Egを有する半導体材料に比し、禁制帯幅 Egの広い半導体材料を広禁制帯幅半導体(ワイドギャ ップ半導体)と呼ぶ。例えば、禁制帯幅Eg=約2.2 eVのテルル化亜鉛(ZnTe)、禁制帯幅Eg=約 2. 4 e Vの硫化カドミウム (CdS)、禁制帯幅Eg =約2.7eVのセレン化亜鉛(ZnSe)、禁制帯幅 Eg=約3.4eVの窒化ガリウム(GaN)、禁制帯 幅Eg=約3、7eVの硫化亜鉛(ZnS)、及び禁制 帯幅Eg=約5.5eVのダイアモンドがワイドギャッ プ半導体としてあげられる。又、炭化珪素 (SiC) も、ワイドギャップ半導体の一例である。SiCの禁制 帯幅Egは、3C-SiCで2、23eV、6H-Si Cで2、93eV、4H-SiCで3、26eV程度の 値が報告されている。

【0003】ワイドギャップ半導体は、一般に熱的、化 学的、機械的に安定で、耐放射線性にも優れている。特 にSiCは これらの特性に優れ、発光素子や高周波デ バイスは勿論のこと、高温、大電力、放射線昭射等の過 酷な条件で、高い信頼性と安定性を示す電力用半導体装 期待されている。

【0004】 このような、ワイドギャップ半導体は、禁 制帯幅Egが広くなれば広くなる程、絶縁体としての性 質に近づくので、不純物をドープして低い抵抗率を得る のが困難になる。一般に、ワイドギャップ半導体におい ては、再現性及び信頼性の高い「良導電」材料を得ると とが闲難であるのが現状である。例えば、青色発光ダイ オード用の材料としては、ウルツ鉱構造のIII-V族の半 導体であるGaN、II-VI族のZnSeなどが、有望な 材料として、早くから精力的な研究が進められてきた。 その研究課題は、特にp型伝導性の制御を実現すること にあった。ワイドギャップ半導体において p型の価電子 制御が困難であるのは、自己補償効果によるものと考え られてきた。 ZnSeにドナー不純物を導入する場合を 例にすると、ドナー不純物を導入するとダブルアクセブ タの働きをするZn空孔が自然に形成され、ドナー不純 物の導入によって形成された伝導帯の電子を自発的に補 償するという現象である。この現象が起こるためには、 Zn空孔の発生エンタルピームHv(Zn)が、2個の

の合計、 AEとくらべて小さければ良い。 今、ドナーと Zn空孔へのキャリアの束縛エネルギーを無視すると、  $\Delta E$ は、およそ禁制帯幅Egの2倍となる。このため、 自己補償効果は、ギャップ(禁制帯幅Eg)の広い半導 体ほど顕著に起こると考えられる。このため、長い間、 ワイドギャップ半導体材料において、p型伝導を実現す ることは、本質的な困難があると考えられていた。一 方。 とのような問題は、禁制帯幅Eg=約1、1eVの Siや禁制帯幅Eg=1、4eVのGaAs等の半導体 材料においては、全く問題にならない。従って、Si、 GaAs等の半導体材料は、種々の半導体装置用の材料 として、実用化が進んでいる。

【0005】特に、SiCを用いた高耐圧の電力用半導 体装置 (パワーデバイス) は、Siを用いたパワーデバ イスよりもオン抵抗が低いことが報告されている。又、 SiCを用いたショットキーダイオードの順方向降下電 圧が低くなることが報告されている。良く知られている ように、パワーデバイスのオン抵抗とスイッチング速度 とは、トレード・オフ関係にある。しかし、SiCを用 20 いたパワーデバイスによれば、低オン抵抗化と高速スイ ッチング速度化が同時に達成出来る可能性がある。

#### [8000]

【発明が解決しようとする課題】しかしSiCに対する 不純物の拡散係数は、Si中の不純物の拡散係数に比較 して約数千分の1と非常に小さい。このため、プレデボ ジション (気相拡散) 技術では無論のことイオン注入技 術でも単純には p \* 領域を所望の不純物濃度及び幾何学 的形状に設計することは困難である。

【0007】半導体パワーデバイスの一つに、ジャンク 置(パワーデバイス)として様々な産業分野での適用が 30 ション・パリア・ショットキーダイオード(以下、「J BSダイオード」と言う。) がある。このJBSダイオ ードは、通常のn型ショットキーダイオードにおいてシ ョットキー電極下に複数個のp \* 領域を埋め込んだ構造 を有している。JBSダイオードの特長は、逆方向特性 において各p\* 領域から空乏層が伸びてピンチオフする ことによりショットキー界面に加わる電界を緩和し逆方 向のリーク電流を抑制することが出来る点にある。しか し一方で順方向特性においては、ショットキー電極下に 複数個のp\* 領域を埋め込んでいるためキャリアの通過 40 する領域が実効的に減少し、結果として順方向の抵抗が 増加してしまうという問題がある。

【0008】そこで、耐圧及び漏れ電流等の逆方向特性 を損なうことなく、又順方向の抵抗を十分に引き下げる ための新規な構造が待望されている。しかし、SiCに おいては、上述したように、プロセス技術、特に拡散技 術が未開発であるため、JBSダイオードの構造を所望 の構造に実現することは容易ではない。そこで、SiC を用いたJBSダイオードにおいて、出来るなら工程数 を増やすことなく、又安価な製造コストで上記のような 電子が、アクセブタに落ち込む時放出されるエネルギー 50 要求を満足する構造の実現が強く求められているのが現

状である。

【0009】また上に述べたSiCを用いたJBSダイ オードの問題は、別の半導体パワーデバイスである静電 誘導型トランジスタ(SIT)のゲート領域の形状に係 る課題と共通している。SITには埋め込みゲート型、 表面ゲート型、切り込みゲート型等の種々の構造が知ら れている。この内、表面ゲート型SITでは、基板表面 にソース領域を挟む形で一対のゲート領域が対向するよ うに形成される。一対のゲート領域で挟まれた領域がチ ャネル領域となる。ソース領域とドレイン領域の間を流 10 れる主電流は、ソース領域の前面のチャネル領域に形成 された電位障壁の高さをゲート領域に印加する電圧で静 電的に制御される。との表面ゲート型SITにおいて も、先ほど述べたJBSダイオードと同様に、特性を改 善するための構造が検討されている。新規な構造を採用 することにより、より小さなゲート電圧でドリフト領域 に空乏層を効果的に伸ばしてノーマリ・オフ型の特性を 得やすくするとともに、ソース・ドレイン間の順方向抵 抗を十分に引き下げることが出来る構造が待望されてい る。しかし、SiCを用いた表面ゲート型SITにおい 20 ても、工程数を増やすことなく又安価な製造コストで、 所望のデバイス構造実現する技術が十分に見出されてい ないのが現状である。

【0010】上記問題点を鑑み、本発明は、高耐圧で、 逆方向漏れ電流が少なく、且つ順方向電圧降下の小さい 半導体装置及びその製造方法を提供することを目的とす 3.

### [0011]

【課題を解決するための手段】上記目的を鑑み、本発明 の第1の特徴は、第1導電型のオーミックコンタクト領 30 制御電極領域として機能する。「第1主電極領域」と 域、このオーミックコンタクト領域の上部に設けられた 広禁制帯幅材料からなる第1導電型のドリフト領域、と のドリフト領域の内部に設けられた複数個の第2導電型 の深部膨張形拡散領域、ドリフト領域の表面に接して設 けられたドリフト領域とショットキー接合をなすショッ トキー電極とからなる半導体装置であることを要旨とす る。複数個の第2導電型の深部膨張形拡散領域は、JB Sダイオードの構造を構成している。即ち、複数個の第 2 導電型の深部膨張形拡散領域を備えることにより、逆 方向特性において各深部膨張形拡散領域から空乏層が、 ドリフト領域中に伸びて互いにピンチオフすることによ りショットキー界面に加わる電界が緩和される。とのた め、逆方向のリーク電流を抑制することが出来る。尚、 以下の第2~第5の特徴においても同様であるが、本発 明において、「広禁制帯辐材料」とは、2.2eVより も禁制帯の広い半導体材料を意味する。ドリフト領域 は、オーミックコンタクト領域よりも低不純物濃度であ る。深部膨張形拡散領域のそれぞれは、ドリフト領域の 表面からオーミックコンタクト領域に向かって、水平方 向斯面積が次第に広くなるようにされている。例えば台 50 域はコレクタ領域であり、第1主電極領域がソース領域

形円錐状や鏡餅形状である。深部膨張形拡散領域は、F リフト領域の表面に頂部を露出している。第1導電型と 第2導電型とは互いに反対導電型である。即ち、第1導 電型が n型であれば、第2導電型は p型であり、第1連 電型がp型であれば、第2導電型はn型である。

【0012】本発明の第1の特徴によれば、深部膨張形 拡散領域の水平方向断面積をドリフト領域の内部におい て、深くなるに従って、拡げているので、JBSダイオ ードにおいては耐圧、漏れ電流等の逆方向特性を損なう ことなく、順方向の抵抗を十分に引き下げることが出来 る.

【0013】本発明の第1の特徴において、複数の深部 膨張形拡散領域のそれぞれは、上部領域と上部領域の下 部に位置する下部領域とからなることが好ましい。上部 領域は、第1の不純物元素を含む。一方、下部領域は、 第1の不純物元素よりも広禁制帯幅材料中における拡散 係数の大きな第2の不純物元素を含む。

【0014】本発明の第2の特徴は、第1主電極領域、 **との第1主電極領域の上部に設けられた広禁制帯幅材料** からなる第1導電型のドリフト領域、このドリフト領域 の内部に設けられた複数個の第2導電型の深部膨張形拡 散領域、複数個の深部膨張形拡散領域に挟まれてドリフ ト領域の内部に設けられた第1導電型の第2主電極領域 とから構成された半導体装置であることを要旨とする。 本発明の第1の特徴と同様に、深部膨張形拡散領域のそ れぞれは、ドリフト領域の表面から第1主電極領域に近 づくに従い、水平方向断面積が次第に広くなるような3 次元形状を有する。この深部膨張形拡散領域のそれぞれ は、第1及び第2主電極領域間を流れる電流を制御する は、パイポーラトランジスタ(BJT)や絶縁ゲート型 バイポーラトランジスタ (IGBT) においてエミッタ 領域又はコレクタ領域のいずれか一方となる半導体領域 を意味する。電界効果トランジスタ(FET)や静電誘 導トランジスタ (SIT) においてはソース領域又はド レイン領域のいずれか一方となる半導体領域を意味す る。静電誘導サイリスタ (SIサイリスタ) やゲートタ ーンオフサイリスタ (GTOサイリスタ) では、アノー ド領域又はカソード領域のいずれか一方となる半導体領 城を意味する。「第2主電極領域」とは、BJT, IG BT等においては上記第1主電極領域とはならないエミ ッタ領域又はコレクタ領域のいずれか一方となる半導体 領域、FET, SITにおいては上記第1主電板領域と はならないソース領域又はドレイン領域のいずれか一方 となる半導体領域を意味する。又、SIサイリスタ、G TOサイリスタでは、「第2主電極領域」は、上記第1 主電極領域とはならないアノード領域又はカソード領域 のいずれか一方となる半導体領域を意味する。即ち、第 1 主電極領域が、エミッタ領域であれば、第2 主電極領

であれば、第2主電極領域はドレイン領域であり、第1 主電極領域がカソード領域であれば、第2 主電極領域は アノード領域を意味する。又、「制御電極領域」とは第 1主電極領域及び第2主電極領域の間を流れる電流を制 御する半導体領域、ショットキー接合領域、 絶縁ゲート 構造の領域又は構造を意味する。例えば、IGBT、F ET. SIT, SIサイリスタ、GTOサイリスタで は、ゲート領域、若しくはゲート構造を意味し、BJT では外部ベース領域 (ベース電極取り出し領域) を含む ベース領域を意味する。

【0015】第1導電型と第2導電型とは互いに反対導 電型である。即ち、第1導電型が n型であれば、第2導 電型はp型であり、第1導電型がp型であれば、第2導 電型はn型である。第1主電極領域は、第1導電型でも 第2導電型でも構わない。ドリフト領域は、第1主電極 領域よりも低不純物濃度である。深部膨張形拡散領域及 び第2主電極領域は、ドリフト領域の表面に頂部を露出 するように配置されている。

【0016】本発明の第2の特徴によれば、深部膨張形 拡散領域の幅、3次元的に言えば水平方向の断面積を、 ドリフト領域の内部において、深くなるに従って、次第 に拡げているので、半導体装置の制御電極領域に係る耐 圧特性を損なうことなく、順方向の抵抗を十分に引き下 げることが出来る。

【0017】本発明の第2の特徴において、複数の深部 膨張形拡散領域の間に、第2導電型のベース領域を更に 備えるようにしても良い。第2導電型のベース領域の不 純物濃度を低くし、第1及び第2主電極領域の開がほと んどパンチスルーするようにすれば。 バイポーラモード タとして機能する。一方、第2導電型のベース領域の不 純物濃度を第1及び第2主電極領域の間に中性領域が残 るように高めに設定すれば、BJT或いはGTOサイリ スタとして機能する。

【0018】又、本発明の第2の特徴において、複数の 深部膨張形拡散領域のそれぞれは、第1の不純物元素を 含む上部領域、及びこの上部領域の下部に位置し、第1 の不純物元素よりも広禁制帯幅材料中における拡散係数 の大きな第2の不純物元素を含む下部領域とからなるよ うにしておけば良い。

【0019】本発明の第3の特徴は、第1導電型若しく は第2導電型の第1主電極領域と、この第1主電極領域 の上部に設けられ、この第1主電極領域よりも低不純物 濃度で、広禁制帯幅材料からなる第1導電型のドリフト 領域と、このドリフト領域の表面に配置された第2導電 型の複数のボディ領域と、このボディ領域の表面に配置 された第1導電型の第2主電極領域と、この第2主電極 領域の表面から第1主電板領域の方向に向かって掘られ た複数のトレンチと、この複数のトレンチの内壁に形成 されたゲート絶縁膜と、複数のトレンチの内部におい

て、ゲート絶縁膜の表面に配置されたゲート電極と、複 数のトレンチの下部のドリフト領域の内部に設けられ、 トレンチの底部から第1主電極領域領域に向かって、そ れぞれ水平方向断面積が次第に広くなるようにされ、電 界緩和領域として機能する複数個の第2導電型の深部膨 張形拡散領域とを含む半導体装置であることを要旨とす る。ととで、「第1主電極領域」とは、絶縁ゲート型バ イポーラトランジスタ(IGBT)においては、エミッ タ領域又はコレクタ領域のいずれか一方となる半導体領 10 域を意味する。絶縁ゲート型FETや絶縁ゲート型SI Tにおいてはソース領域又はドレイン領域のいずれか-方となる半導体領域を意味する。「第2主電極領域」と は、IGBT等においては上記第1主電極領域とはなら ないエミッタ領域又はコレクタ領域のいずれか一方とな る半導体領域、絶縁ゲート型FET, 絶縁ゲート型SI Tにおいては上記第1主電極領域とはならないソース領 域又はドレイン領域のいずれか一方となる半導体領域を 意味する。

[0020]本発明の第3の特徴によれば、深部膨張形 拡散領域が、トレンチの底部近傍におけるゲート絶縁膜 の電界強度を大幅に緩和し、より高い耐圧の絶縁ゲート 型半導体装置を実現することが出来る。深部膨張形拡散 領域が、ゲート絶縁膜に印加される電圧を均等に分担す るためである。との結果、絶縁ゲート型半導体装置の信 頼性も向上する.

【0021】又、本発明の第3の特徴において、複数の 深部膨張形拡散領域のそれぞれは、第1の不純物元素を 含む上部領域、及びとの上部領域の下部に位置し、第1 の不純物元素よりも広禁制帯幅材料中における拡散係数 SIT(BSIT)或いはノーマリオフ型SIサイリス 30 の大きな第2の不純物元素を含む下部領域とからなるよ うにしておけば良いことは、第1及び第2の特徴と同様

> [0022]本発明の第4の特徴は、広禁制帯幅材料か らなる第1導電型のドリフト領域と、このドリフト領域 の表面に配置された第2導電型の複数のボディ領域と、 このボディ領域から離間し、ドリフト領域よりも高不純 物濃度で、ドリフト領域の表面に配置された第1導電型 若しくは第2導電型の第1主電極領域と、このボディ領 域の表面に配置された第1導電型の第2主電極領域と、

この第2主電極領域の表面からボディ領域を貫通しドリ フト領域に達する複数のトレンチと、この複数のトレン チの内壁に形成されたゲート絶縁膜と、複数のトレンチ の内部において、ゲート絶縁膜の表面に配置されたゲー ト電極と、複数のトレンチの下部のドリフト領域の内部 に設けられ、トレンチの底部からボディ領域をから離れ る方向に向かって、それぞれ水平方向断面積が次第に広 くなるようにされ、電界級和領域として機能する複数個 の第2導電型の深部膨張形拡散領域とを含む半導体装置 であることを要旨とする。ここで、「第1主電極領域」 50 とは、絶縁ゲート型パイポーラトランジスタ (IGB

T) においては、エミッタ領域又はコレクタ領域のいず れか一方となる半導体領域を意味し、絶縁ゲート型FE Tや絶縁ゲート型SITにおいてはソース領域又はドレ イン領域のいずれか一方となる半導体領域を意味すると とは、第3の特徴と同様である。したがって、「第2主 電極領域」とは、IGBT等においては上記第1主電極 領域とはならないエミッタ領域又はコレクタ領域のいず れか一方となる半導体領域、絶縁ゲート型FET、絶縁 ゲート型SITにおいては上記第1主電極領域とはなら 半導体領域を意味する。

[0023]本発明の第4の特徴によれば、第3の特徴 と同様に、深部膨張形拡散領域が、トレンチの底部近傍 におけるゲート絶縁膜の電界強度を大幅に緩和し、より 高い耐圧の機型絶縁ゲート型半導体装置を実現すること が出来る。深部膨張形拡散領域が、ゲート絶縁膜に印加 される電圧を均等に分担するためである。との結果、横 型絶縁ゲート型半導体装置の信頼性も向上する。又、本 発明の第4の特徴に係る横型絶縁ゲート型半導体装置に おいては、第1及び第2主電極領域が、同じ側の面に設 20 けられているため、モノリシックICとして集積化する のが容易である。又、ハイブリッドIC等に組み込んで 用いる場合にも配線作業が簡単となる。又、表面配線や 接続の自由度が増すことになり、設計が容易になる。 [0024] 又、本発明の第4の特徴において、複数の 深部膨張形拡散領域のそれぞれは、第1の不純物元素を 含む上部領域、及びこの上部領域の下部に位置し、第1 の不純物元素よりも広禁制帯幅材料中における拡散係数 の大きな第2の不純物元素を含む下部領域とからなるよ うにしておけば良いことは、第1~第3の特徴と同様で 30 ある。

【0025】本発明の第5の特徴は、(イ)広禁制帯幅 材料からなる第1導電型の半導体領域の表面にイオン注 入用マスクを形成する工程、(ロ)とのイオン注入用マ スクを用いて、半導体領域中に第2導電型を呈する第1 不純物イオンを加速エネルギーを変えながら複数回注入 する深部イオン注入工程、(ハ)イオン注入用マスクを 用いて、第1不純物イオンよりも半導体領域中における 拡散係数が小さい第2不純物イオンを、第1不純物イオ ンの射影飛程よりも浅い位置に、加速エネルギーを変え 40 ながら複数回注入する浅部イオン注入工程、 (ニ) 熱処 理工程により、第1及び第2不純物イオンを電気的に活 性化し、半導体領域の内部に深部膨張形拡散領域を形成 する工程とを含む半導体装置の製造方法であることを要 旨とする。

[0026]本発明の第5の特徴に係る半導体装置の製 造方法によれば、第1~第4の特徴に係る半導体装置が 簡単に製造出来る。

【0027】例えば、広禁制帯幅材料が炭化珪素 (Si C) であれば、第1不純物イオンとして、ボロン

(B)、第2不純物イオンとして、アルミニウム (A 1)を選べば良い。 [0028]

【発明の実施の形態】次に、図面を参照して、本発明の 第1~第8の実施の形態を説明する。以下の図面の記載 において、同一又は類似の部分には同一又は類似の符号 を付している。但し、図面は模式的なものであり、厚み と平面寸法との関係、各層の厚みの比率等は現実のもの とは異なることに留意すべきである。したがって、具体 ないソース領域又はドレイン領域のいずれか一方となる 10 的な厚みや寸法は以下の説明を参酌して判断すべきもの である。又図面相互間においても互いの寸法の関係や比 率が異なる部分が含まれていることは勿論である。

[0029] (第1の実施の形態) 本発明の第1の実施 の形態に係るJBSダイオードは、図2(f)に示すよう に、第1導電型のオーミックコンタクト領域(n型低抵 抗SiC基板) 11、このオーミックコンタクト領域1 1の上部に設けられた広禁制帯幅材料からなる第1導電 型のドリフト領域 (n型エピタキシャル成長層) 12、 **このドリフト領域12の内部に設けられた複数個の第2** 導電型の深部膨張形拡散領域15a, 15b, ドリフト 領域12の表面に接して設けられたドリフト領域12と ショットキー接合をなすショットキー電極17とからな る。オーミックコンタクト領域(n型低抵抗SiC基 板)11には、オーミック電極16が全面に形成されて いる。図2(f)に示す複数個の第2導電型の深部膨張形 拡散領域15a, 15bは、JBSダイオードの構造を 構成している。

【0030】ドリフト領域12は、オーミックコンタク ト領域11よりも低不純物濃度である。深部膨張形拡散 領域15a, 15bのそれぞれは、ドリフト領域12の 表面からオーミックコンタクト領域11に近づくに従 い、水平方向断面積が次第に広くなるようにされてい る。 図2 (f)に示す構造によれば、深部膨張形拡散領域 15a, 15bの水平方向断面積をドリフト領域12の 内部において、深くなるに従って、拡げているので、J BSダイオードにおいては耐圧、漏れ電流等の逆方向特 性を損なうことなく、順方向の抵抗を十分に引き下げる ことが出来る。即ち、ショットキー接合の面積を十分広 くとると同時に、深部膨張形拡散領域15a, 15b相 互間の良好なピンチオフ特性を実現している。

【0031】図2(f)に示す本発明の第1の実施の形態 に係るJBSダイオードの製造方法を図1及び図2を用 いて説明する:..

(イ)最初に、図1 (a) に示すように、不純物濃度1 ×101°cm-'、厚さ300μmのn型低抵抗SiC 基板 1 1 上に、エピタキシャル成長法により不純物濃度 3×1011 cm-1、厚さ10 umのn型エピタキシャ ル成長層12を形成する。但し、ここでは n 型不純物と しては窒素 (N) を用いるが、別の不純物、例えば燐 50 (P)を用いても良い。

[0032] (ロ)次に、そのn型エピタキシャル成長 層12の表面に金属膜13を真空蒸着法やスパッタリン グにより堆積する。金属膜13として、例えばモリブデ ン (Mo) が使用可能である。そして、金属膜13の上 にフォトレジスト膜(以下において、単に「レジスト」 と略記する。) 14をスピン塗布する。そして、フォト リソグラフィ技術により、図1(b)に示すように、レ ジスト14をバターニングする。そして、図1 (b) に 示すようにパターニングされたレジスト14をエッチン グマスクとして用い、金属膜13をバターニングし、図 10 を完成する。 1 (c) に示すようなイオン注入用マスク13Mを形成 する。金属膜13のパターニングは、反応性イオンエッ チング(RIE)を用いれば良い。そして、とのイオン 注入用マスク13Mを用いて、図1(c)に示すよう に、n型エピタキシャル成長層 1 2 の表面から深い位置 に、基板温度Tsu=700℃程度でポロン(11B+)の 選択イオン注入を行う(深部イオン注入工程)。ここ で、ボロンは加速エネルギーExcc=100~200k e V、総ドーズ量Φ = 3×10<sup>11</sup> cm<sup>-1</sup>の多段注入に 純物濃度 1×10°° c m-\*のボロン注入層を形成す る。例えば:

第1イオン注入: Φ=6×10<sup>1</sup> °c m<sup>-2</sup>/E<sub>κcc</sub>=10

第2イオン注入: Φ=6×10<sup>1</sup> cm<sup>-2</sup>/E<sub>scc</sub>=13 0 keV:

第3イオン注入:Φ=6×10' 'c m-'/E<sub>Acc</sub>=15

第4イオン注入: Φ=1. 2×10<sup>15</sup> cm<sup>-2</sup>/E<sub>ASC</sub> = 200 keV:

のようにイオン注入する。

【0033】(ハ)更に、イオン注入用マスク13Mを 用いて、図2(d)に示すように、n型エピタキシャル 成長層12の表面から、ボロンの射影飛程よりも浅い位 置にアルミニウム(\*\*A1+)の選択イオン注入を行う (浅部イオン注入工程)。 アルミニウムは、基板温度 T sux = 700℃程度で、加速エネルギーExcc = 10~1 80keV、総ドーズ量Φ=2×10<sup>15</sup> cm<sup>-1</sup>の多段 注入にする。これにより、表面から深さ0、25 μmの 領域に不純物濃度1×10<sup>10</sup> cm<sup>-1</sup>のアルミニウム注 入層を形成する。

【0034】(二)その後、基板温度T<sub>508</sub>=1600 \*C程度の活性化熱処理により、図2 (e) に示すよう に、選択的にp型の深部膨張形拡散領域15a, 15b を形成する。このとき深部膨張形拡散領域 15 a. 15 bのそれぞれの表面における幅は約2μmであり、又、 対向する深部膨張形拡散領域15aと深部膨張形拡散領 域15bに挟まれる表面付近のショットキー接合の幅は 約2 μmになるようにした。

の裏面にニッケル (Ni)を約1μmの厚さで蒸着す る。更に、基板温度 T<sub>sus</sub> = 1000 ℃程度のシンター 処理により、図2 (e) に示すようにオーミック電極 (カソード電極) 16を形成する。

[0036] (へ) 次に、図2 (f) に示すように、n 型エピタキシャル成長層12と深部膨張形拡散領域15 a, 15 b の表面には、チタン(Ti)を約200 n π、Α1を約1μmの厚さに順次蒸着し、ショットキー 電極(アノード電極)17を形成してJBSダイオード

[0037]以上のように製造したJBSダイオードの 電気的特性を評価した結果は、以下の通りである。耐圧 1000VのJBSダイオードで、逆方向電圧700V 印加時の逆方向電流は1×10-4A/cm2、そして順 方向電流密度100A/cm゚のとき、順方向電圧1. 7 V となった。一方従来技術によるJBSダイオードで は同じ耐圧1000Vで比較すると、順方向電圧は2. 5 V前後となる。したがって、本発明のJBSダイオー ドでは約0.8 Vの順方向電圧の低減が得られることに より、表面からの深さ0、 $25\sim0$ 、 $5\mu$ mの領域に不 20 なる。ととで、本発明により順方向電圧を約0、8 V 低 滅出来た理由は、深部膨張形拡散領域15a,15bと n型エピタキシャル成長層12の間のpn接合からn型 エビタキシャル成長層12へ拡がる空乏層のピンチオフ 特性を実現すると同時に、有効なショットキー接合の面 積を拡大出来たためである。有効なショットキー接合の 面積が拡大されることにより、同一チップ面積のダイオ ードの順方向電圧降下を約0.8V低減出来たことが分 かる。

【0038】又、図2(f)に示すように深部膨張形拡 30 散領域15a,15bの水平方向断面積を基板の内部に 向かって深くなる構造の実現に際しては、質量の軽いボ ロンの方を深い射影飛程に注入しているため注入時の損 傷を大幅に軽減出来る。その結果本発明のJBSダイオ ードにおいて附圧、漏れ電流等の逆方向特性を損なうと となく、順方向の抵抗を十分に引き下げることが出来る のである.

【0039】(第2の実施の形態)本発明の第2の実施 の形態に係る半導体装置は、図5 (i)に示すような表 面ゲート型SITである。即ち、本発明の第2の実施の 形態に係る表面ゲート型SITは、第1主電極領域(n 型低抵抗SiC基板)11、この第1主電極領域11の 上部に設けられた広禁制帯幅材料からなる第1導電型の ドリフト領域 (n型エビタキシャル成長層) 21、この ドリフト領域21の内部に設けられた複数個の第2導電 型の深部膨張形拡散領域25a.25b、複数個の深部 膨張形拡散領域25a, 25bに挟まれてドリフト領域 21の内部に設けられた第1導電型の第2主電極領域3 5とから構成されている。本発明の第1の実施の形態と 同様に、深部膨張形拡散領域25a, 25bのそれぞれ 【0035】(ホ)そして、n型低抵抗SiC基板11 50 は、ドリフト領域21の表面から第1主電極領域11に

(8)

【0040】より好ましくは、第2主電極領域35の外 周面の曲率と、この第2主電極領域35に対向した深部 膨張形拡散領域25a,25bの外周面の曲率が、雄/ 雌の関係で等しくなるようにしておけ良い。更に好まし くは、第2主電極領域35の有するポテンシャルプロフ ァイルと、この第2主電極領域35に対向した深部膨張 形拡散領域25a, 25bのポテンシャルプロファイル が一様に連続するように、深部膨張形拡散領域25a. 25bの曲率を選定しておけば良い。

【0041】深部膨張形拡散領域25a, 25bのそれ ぞれは、第1及び第2主電極領域35間を流れる電流を 制御する制御電極領域(ゲート領域)として機能する。 第1主電極領域11は、表面ゲート型SITのドレイン 領域として機能する。第2主電極領域35は、表面ゲー ト型SITのソース領域として機能する。複数の深部膨 張形拡散領域25a, 25bのそれぞれは、第1の不純 物元素からなる上部領域、及びこの上部領域の下部に位 置し、第1の不純物元素よりも広禁制帯幅材料中におけ る拡散係数の大きな第2の不純物元素からなる下部領域 とからなる。

【0042】第1主電板領域(ドレイン領域)11に は、ドレイン電極43が、第2主電極領域(ソース領 域)35には、ソース電極41が、オーミック接触され ている。更に、深部膨張形拡散領域 (ゲート領域) 25 a, 25bのそれぞれには、ゲート電極45a, 45b がオーミック接触されている。

【0043】SITは、FETを短チャネル化した極限 にあるトランジスタと解することが出来る。即ち、FE 30 ズク24をマスクとして\*\*B\*の射影飛程よりも浅い位 Tのソース領域/ドレイン領域間がパンチング・スルー する程度に短チャネル化され、しかもチャネル中に、ド レイン電圧及びゲート電圧で制御可能な電位障壁が存在 するデバイスであると定義出来る。具体的には、ソース ・ドレイン間ポテンシャルと、ゲート電圧によるチャネ ル中のポテンシャルの2次元空間における鞍部点である 電位障壁 (ポテンシャル) の高さがドレイン電圧及びゲ ート電圧で制御されるデバイスである。電位障壁(ボテ ンシャル)は、深部膨張形拡散領域(ゲート領域)25 a, 25bのポテンシャルの影響を受けて、第2主電極 40 領域 (ソース領域) 35の前面に形成される。電位障壁 (ポテンシャル) の高さに依存してドレイン電流が流れ るため、SITのドレイン電流・ドレイン電圧特性は真 空管の三極管特性と同様な指数関数則に従った特性を示 す。

【0044】後述するように、深部膨張形拡散領域25 a. 25bのそれぞれをドリフト領域21の表面から第 1主電極領域11に近づくに従い、水平方向断面積が次 第に広くなるような3次元形状を有するにしておけば、 表面ゲート型SITの逆方向耐圧を高く維持した状態

で、順方向電圧降下も低く出来る。

【0045】図5 (i) に示す表面ゲート型SITは、 以下の手順で製造可能である:

(イ) 最初に、不純物濃度1×1019 em-1。原さ3 0 0 μmのn型低抵抗SiC基板11 トにエピタキシャ ル成長法により不純物濃度3×101cm-1、厚さ10 μmのn型エピタキシャル成長層21を形成する。但 し、ここではn型不純物としては窒素を用いるが、別の 不純物、例えば燐を用いても良い。

10 【0046】(ロ)次に、そのn型エピタキシャル成長 層21の表面に金属膜24を真空蒸着法やスパッタリン グにより堆積する。金属膜24として、例えばMoが使 用可能である。そして、金属膜24の上にレジストをス ピン塗布する。そして、フォトリソグラフィ技術によ り、レジストをパターニングする。そして、パターニン グされたレジストをエッチングマスクとして用い、金属 膜24をパターニングし、図3(a)に示すようなイオ ン注入用マスク24を形成する。金属膜24のパターニ ングは、RIEを用いれば良い。そして、図3(a)に 20 示すように、n型エピタキシャル成長層21の表面から イオン注入用マスク2 4を介して、深い位置に\*\* B\*の 選択イオン注入を行う (深部イオン注入工程)。 こと で、11B\*は、基板温度Tsos=700\*C程度で加速エネ ルギーE<sub>\*cc</sub>=100~400keV、総ドーズ量Φ= 6×1011 cm-2の多段注入する。この結果、表面か 5の深さ0.25~0、8 μmの領域に不純物濃度1× 10°cm-3の注入層が形成される。

【0047】(ハ)次に、図3(b)に示すように、n 型エピタキシャル成長層21の表面からイオン注入用マ 置に、\*7 A 1\*の選択イオン注入を行う(浅部イオン注 入工程)。\*'A 1\*は、基板温度Tsua=700°C程度 で、加速エネルギーE<sub>ACC</sub>=10~180keV、総ド ーズ量Φ=2×1011cm-1の多段注入する。この結 果、表面から深さ0、25 µmの領域に、不純物濃度1 ×10<sup>20</sup> cm<sup>-1</sup>の<sup>27</sup>A1<sup>-</sup>注入層が形成される。

【0048】(二)その後、イオン注入用マスク24を 除去し基板温度T. = 1600 C程度の活性化熱処理 により、図3(c)に示すように、選択的にp型深部膨 張形拡散領域25a, 25bを形成する。p型深部膨張 形拡散領域25a, 25bは、表面ゲート型SITのゲ ート領域である。このとき深部膨張形拡散領域25a, 25 bのそれぞれの幅は表面付近で約2 μmである。 又、一対の型深部膨張形拡散領域25 a と深部膨張形拡 飲領域25 bに挟まれるチャネルの福は表面付近で約1

【0049】(ホ)次にn型エピタキシャル成長層21 の表面に、多結晶シリコンをCVD法で堆積する。そし て、この多結晶シリコンを熱酸化することにより、図4 50 (d) に示すように、n型エピタキシャル成長層21の

μmになるようにする。

(9)

表面に、酸化膜91を形成する。この多結晶シリコンを 熱酸化の際に、低抵抗SiC基板11の裏面にも、薄い 醇化膜30が形成される。更に、酸化膜91の表面に第 2 金属膜32を真空蒸着法やスパッタリングにより堆積 する。第2金属膜32として、例えばMoが使用可能で ある。そして、第2金属膜32の上にレジスト33をス ピン塗布する。そして、フォトリソグラフィ技術によ り、レジスト33を、図4 (e) に示すようにパターニ ングする。そして、バターニングされたレジスト33を エッチングマスクとして用い、第2金属膜32をバター 10 ニングし、図4 (f) に示すようなイオン注入用第2マ スク32Mを形成する。第2金属膜32のパターニング は、RIEを用いれば良い。第2金属膜32のRIEに 続き、その下地の酸化膜91もRIEで選択的に除去 し、n型エピタキシャル成長層21の表面の一部を露出 させる。そして、イオン注入用第2マスク32Mを介し て、図4 (f) に示すように、基板温度Tsus=700 \*C程度で、\*\* P\*を加速エネルギーE\*cc=10~200 keV、総ドーズ量Φ=5×101 cm-1の条件で選 択的に多段イオン注入する。その後、イオン注入用第2 20 で5分程度シンター処理し、ゲート電極45a,45b マスク32M及び酸化障91を除去後、基板温度T・・・ = 1600 C程度の活性化熱処理により、図5(g)に 示すように、表面から深さ約0.3 µ mの領域に不純物 濃度1×10<sup>2</sup> cm<sup>-3</sup>のn型ソース領域35を形成す 3.

ングされたレジストをエッチングマスクとしてRIE等 を用いて酸化醇31をパターニングする。その後レジス ソースコンタクトホールとして利用する。その後、ソー スコンタクトホールの開口された酸化膜31の表面をレ ジストでカバーして、低低抗SiC基板11の裏面の薄 い酸化腺30を希釈したフッ酸(HF)若しくは緩衝H F等でエッチングする。n型低抵抗SiC基板11の裏 面には、第3金属膜43としてΝi膜を約1μmの厚さ で蒸着し、基板温度Tsus=1000℃~1200℃程 度のシンター処理によりドレイン電極43を形成する。 【0051】(ト)次に、図5(h)に示すように、n 型ソース領域35の表面に第4金属膜36として、AI 嘘を約1μmの厚さで蒸着する。そして、第4金属膜3 6の Fにレジストをスピン塗布する。そして、フォトリ ソグラフィ技術により、ソース領域35の上部にレジス トが残るように、レジストをパターニングする。そし て、パターニングされたレジストをエッチングマスクと して用い、第4金属膜をエッチングし、図5 (i) に示 すような第4金屋障をソース領域35の上部に選択的に 残す。そして、基板温度T, vs = 1000℃~1100 \*C稈度のシンター処理によりソース電極41を形成す

【0050】(へ)次に、基板表面に酸化膜31をCV

D法等により形成した後、上記の記述と同様にパターニ

[0052] (チ) 次に、ソース電極41及びソース電 極41から露出した酸化膜31の上にレジストをスピン 後布する。そして、フォトリソグラフィ技術により、深 部膨張形拡散領域 (ゲート領域) 25 a. 25 b のそれ **ぞれの上部に開口部を有するようにレジストをパターニ** ングする。そして、パターニングされたレジストをエッ チングマスクとして用い、酸化膜31を選択的にエッチ ングし、ゲート領域25a,25bの表面を露出させ、 図5 (i) に示すようなゲートコンタクトホールを開口 する。その後、表面の全面にTi膜を約200nm、A 1 膜を約1 μmの厚さで順次蒸着する。このA1膜の上 にレジストをスピン塗布し、フォトリソグラフィ技術に より 深部膨陽形拡散循域 (ゲート領域) 25a. 25 bのそれぞれの上部にレジストを残すようにパターニン グする。そして、パターニングされたレジストをエッチ ングマスクとして用い、図5 (i) に示すようにA1 膜、Ti膜を順次RIEで選択的にエッチングし、ゲー ト雷極45a、45bのパターンを形成する。その後、 基板温度 T.... = 800~1000℃、例えば950℃ のオーミック接触を良好なものにする。5分程度の短時 間の熱処理を行うためには、赤外線(IR)ランプ加熱 を用いれば良い。これで、表面ゲート型SITの概略工 程は、終了する。

【0053】又ここでは、\*\*B\*と\*'A1\*について上記 のようなイオン注入の条件を用いるが、更にゲートによ るピンチオフを効果的に行うために加速エネルギーE Acc とドーズ量Φを適当に調節してp型深部膨張形拡散 領域26a,26bを図30に示すように略台形に形成 トを除去し、パターニングされた酸化膜3 1 の開□部を 30 することも可能である。上述したように深部膨張形拡散 領域の深い位置に"'A1"と比較して数倍程度拡散係数 が大きい11 R\*を意図的に注入しているため、図2に示 すように活性化熱処理後には同深部膨張形拡散領域の幅 を基板内部に向かって効果的に拡げることが出来る。更 に11 B\*を深い位置に注入した別の利点としては、17 A 1. と比較して質量が軽いため注入時の損傷をより軽減 出来、その結果としてピンチオフ時のリーク電流を大幅 に抑制出来ることがあげられる。

> [0054]以上のように製造した表面ゲート型SIT の電気的特性を評価した結果は、以下の通りである。耐 F1000Vの表面ゲート型SITで、ゲート電圧-3 0 ∨及びドレイン電圧600 ∨印加時のリーク電流は1 ×10- A/cm'、又オン抵抗は16mQcm'とな った。一方従来技術による表面ゲート型SITでは同じ 耐圧1000Vで比較すると、オン抵抗は26mQcm \*前後となる。したがって、本発明の第2の実施の形態 に係る表面ゲート型SITでは約10mQcm<sup>2</sup>のオン 抵抗の低減が得られることになる。ここで、本発明の第 2の実施の形態に係る表面ゲート型SITによりオン抵 50 抗を約10mQcm'低減出来た理由は、同一のピンチ

(10)

オフ特性に比して、相対的にソース而積を拡大出来たか らである。この結果、深部膨張形拡散領域 15a, 15 bとn型エピタキシャル成長層12の間のpn接合から n型エピタキシャル成長層12へ拡がる空乏層によって 生じる寄生抵抗が約10mΩcm'低減されている。し たがって第2の実施の形態に係る表面ゲート型SITの ような構成をとることにより、上で説明したように深部 膨張形拡散領域の幅を基板内部に向かって効果的に拡げ ることが出来、又質量の軽い11B\*の方を深い位置に注 入しているため注入時の損傷を大幅に軽減出来、その結 10 果表面ゲート型SITにおいて耐圧、漏れ電流等のゲー ト耐圧特性を損なうことなく、順方向の抵抗を十分に引 き下げることが出来るのである。又、表面ゲート型SI Tの電圧増幅率μは、隣接するゲート領域の間隔に依存 するので、深部膨張形拡散領域25a,25bを用いる ことにより、電圧増幅率 u を高くし、月つオン抵抗を低 く出来る。

【0055】(第3の実施の形態)図8(i)に示すよ うに、本発明の第3の実施の形態に係る切り込みゲート 型SITは、第1導電型の第1主電極領域(ドレイン領 20 層19の表面に酸化膜34を形成する。その後酸化膜3 域) 11、この第1主電極領域11の上部に設けられた 広禁制帯幅材料からなる第1導電型のドリフト領域2 1、このドリフト領域21の表面から第1主電極領域1 1の方向に向かって掘られた複数のトレンチ48a. 4 8 b, ……、複数のトレンチ4 8 a, 4 8 b, ……の 底部においてドリフト領域21の内部に設けられた複数 個の第2導電型の深部膨張形拡散領域(ゲート領域)2 5a, 25b, …… 複数個の深部膨陽形拡散領域2 5a, 25b, …… に挟まれてドリフト領域21の内 部に設けられた第1導電型の第2主電極領域(ソース領 30 域) 35a, 35b, 35c, ……とから構成されて いる。本発明の第2の実施の形態と同様に、深部膨張形 拡散領域25a, 25b, ……のそれぞれは、ドリフ ト領域21の表面から第1主電極領域11に向かう深さ 方向において、第1主電極領域11に近づくに従い、深 さ方向に垂直方向の横方向の拡散幅が広くなるような形 状を有する。複数の深部膨張形拡散領域25a, 25 b. ……のそれぞれは、第1の不純物元素からなる上 部領域、及びこの上部領域の下部に位置し、第1の不純 な第2の不純物元素からなる下部領域とからなる。第3 の実施の形態においては、第1導電型としてn型を、又 第2導電型としてp型を用いた場合について説明する。 【0056】第1主電極領域 (ドレイン領域) 11に は、ドレイン電極43が、第2主電極領域(ソース領 域) 35 a, 35 b, 35 c, ……には、ソース電極 41a, 41b, 41c, ……が、オーミック接触さ れている。

【0057】図8(i)に示す切り込みゲート型SIT は、以下の手頂で製造可能である:

(イ)最初に、不純物濃度1×10<sup>1</sup>°cm<sup>-1</sup>、厚さ3 00μmのn型低抵抗SiC基板11上に、図6 (a) に示すように、エピタキシャル成長法により不純物濃度 3×1011cm-1、厚さ10μmのn型エピタキシャル 成長層(第1エピタキシャル成長層)21及び第1エピ タキシャル成長層21の上の不純物濃度6×101°cm - '~1×10'°cm-'、厚さ0.3 μm~1 μm程度の 第2エピタキシャル成長層19を形成する。但し、ここ ではn型不純物としては窒素を用いるが、別の不純物、 例えば燐を用いても良い。又窒素と燐等の複数の不純物 を同時に用いても良い。第2エピタキシャル成長層19 を形成する代わりに、n型第1エピタキシャル成長層2 1の表面に鱗を基板温度Tsus=700℃程度で加速エ ネルギーE<sub>Acc</sub> = 10~200keV、絵ドーズ雷Φ= 5×1011cm-1の条件で選択的に多段イオン注入し、 その後1600°C程度の活性化熱処理により表面から深 さ約0.3 μmの領域に不純物濃度1×10<sup>10</sup> c m<sup>-1</sup>の n型低抵抗領域19を形成しても良い。

18

【0058】(ロ)次に、その第2エピタキシャル成長 4の表面にレジスト14をスピン塗布し、フォトリソグ ラフィ技術により、図6(b)に示すように、レジスト 14をパターニングする。そして、パターニングされた レジストをエッチングマスクとして用い、図6 (c) に 示すように、RIE等の異方性エッチングにより酸化糖 34及びn型低抵抗領域(第2エピタキシャル成長層) 19を貫通し、底部が n型第1エピタキシャル成長層2 1に達するトレンチ48a、48b、・・・・・を形成す る。トレンチ48a, 48b, ·····の形成により、n 型低抵抗領域(第2エピタキシャル成長層) 19は、ソ ース領域35a, 35b, 35c, ……に分割され

【0059】(ハ)そして、レジスト14を除去した後 図7 (d) に示すように、トレンチ48a, 48b, ・・ …の内部に酸化膜37を形成する。そして、RIE等 の指向性エッチングによりトレンチ48a. 48b. ・・ …の底部の酸化膜37を除去する。更に、酸化膜34 の表面に第1金属膜を真空蒸着法やスパッタリングによ り堆積する。第1金属膜として、例えばMoが使用可能 物元素よりも広禁制帯幅材料中における拡散係数の大き 40 である。そして、第1金属膜の上にレジストをスピン塗 布し、フォトリソグラフィ技術により、レジストをパタ ーニングする。そして、パターニングされたレジストを エッチングマスクとして用い、第1金属膜をパターニン グし、図7(e)に示すようなイオン注入用マスク13 Mを形成してもよい。第1金属膜のパターニングは、R IEを用いれば良い。 【0060】(二) そして、イオン注入用マスク13M

を介して、図7 (e) に示すように、底部に震出した n 型第1エピタキシャル成長層21の深い位置に\*\*\* B\*の 50 選択イオン注入を行う(深部イオン注入工程)。ここ

(11)

で、\*\*B\*は、基板温度Tsus=室温~700℃、ここで は500 C程度で加速エネルギーExcc=100~40 0 k e V、総ドーズ量Φ=1、8×10<sup>13</sup> c m<sup>-1</sup>の多段 往入する。との結果、表面からの深さ0.25~0.8 μmの領域に不純物濃度3×10"cm-"の注入層が形 成される。

【0061】(ホ)更に、図7(f)に示すように、底 部に露出したn型第1エピタキシャル成長層21に対し て、イオン注入用マスク13Mをマスクとして\*\*B\*の 射影飛程よりも浅い位置に、\*7 A 1\*の選択イオン注入 を行う(浅部イオン注入工程)。17A11は、基板温度 T<sub>sus</sub>=室温~700℃、とこでは500℃程度で、加 速エネルギーE,cc=10~150keV、総ドーズ量 Φ=2×10<sup>11</sup> c m<sup>-1</sup>の多段注入する。 c の結果 表面 から深さ0.25μmの領域に、不純物濃度1×10<sup>18</sup> cm-3の17A1'注入層が形成される。

【0062】(へ) その後、酸化膜34, 37及びイオ ン注入用マスク13Mを除去し基板温度Tsum=160 0°C程度の活性化熱処理により、図8(g)に示すよう に、選択的にp型深部膨張形拡散領域25a,25b, ····・を形成する。p型深部膨張形拡散領域25a,2 5 b, ……は、切り込みゲート型SITのゲート領域 である。ことでは、ボロンとアルミニウムについて上記 のようなイオン注入の条件を用いたが、更にゲートによ るピンチオフを効果的に行うために加速エネルギーE Acc とドーズ量中を適当に調節してp型深部膨張形拡散 領域25a, 25b, ……を略台形に形成することも 可能である。上述したようにp型深部膨張形拡散領域2 5a, 25b, ……の深い位置にアルミニウムと比較 して数倍程度拡散係数が大きいボロンを意図的に注入し 30 ているため、第2の実施の形態と同様に活性化熱処理後 にはp型深部膨張形拡散領域25a, 25b, ……の 幅を基板内部に向かって効果的に拡げることが出来る。 更にボロンを深い位置に注入した別の利点としては、ア ルミニウムと比較して質量が軽いため注入時の損傷をよ り軽減出来、その結果としてピンチオフ時のリーク電流 を大幅に抑制出来ることがあげられる。

【0063】(ト)次に基板表面及びトレンチ48a. 48b, ……の内部に酸化膜74、77を形成する。 そして、図8(g) に示すようにR1E等の指向性エッ 40 チングによりトレンチ48a、48b、・・・・の底部の 酸化膜77を除去する。その後トレンチ48a、48 b. ……の内部にA1障(第2金属障)を約200n m、更にA1膜の上に多結晶シリコンをCVD法で堆積 する。そして、CMPにより、酸化膜74が露出するま で平坦化し、A1膜/多結晶シリコンを図8(h)に示 すように、トレンチ48a,48b, ・・・・・の内部に埋 め込み、埋め込みゲート電板45a、45b、・・・・・を 形成する。

をスピン塗布し、フォトリソグラフィ技術により、レジ ストをパターニングする。そして、パターニングされた レジストをエッチングマスクとして用い、酸化醇74を 選択的にエッチングし、ソースコンタクトホールを開口 し、ソース領域35a,35b,35c,...の一部を 露出させる。酸化膜74のパターニングは、RIEを用 いれば良い。その後、ソースコンタクトホールの開□さ れた酸化膜74の表面をレジストでカバーして 低抵抗 SiC基板11の裏面の薄い酸化膜30を希釈したフッ 10 酸(HF)若しくは緩衝HF等でエッチングする。n型 低抵抗SiC基板11の裏面には、第3金属膜としてN i膜を約1 µmの厚さで蒸着し、ドレイン電極43を形 成する。

【0065】(リ)次に、n型ソース領域35a、35 b. 35 c. ……の表面に第4金属膜として、A1膜 を約1μmの厚さで蒸着する。第4金属膜として、T i、Mo等のメタル、又は各種のメタルシリサイドを使 用しても良い。そして、第4金属膜の上にレジストをス ピン塗布する。そして、フォトリソグラフィ技術によ 20 り、ソース領域35a,35b,35c, ····の上部 にレジストが残るように、レジストをパターニングす る。そして、パターニングされたレジストをエッチング マスクとして用い、第4金属膜をエッチングし、図8 (i) に示すような第4金属障をソース領域35a.3 5 b, 3 5 c, ……の上部に選択的に残し、ソース電 極41a, 41b, 41c, ····をパターニングする。 そして、基板温度T....=800~1100°C. 例えば 950℃で5分程度シンター処理し、ソース電極41 a, 41b, 41c, ····、ドレイン電極43. ゲート 電極45a, 45bのオーミック接触を良好なものにす る。これで、切り込みゲート型SITの概略工程は、終 了する。

【0066】以上のように製造した切り込みゲート型S ITの電気的特性を評価した結果は、以下の通りであ る。耐圧800Vの切り込みゲート型SITで、ゲート 電圧-20V及びドレイン電圧500V印加時のリーク 電流は1×10-"A/cm"、又オン抵抗は13mQc m'となった。一方従来技術によるSiC切り込みゲー ト型SITでは同じ耐圧800Vで比較すると、オン抵 抗は26mQcm'前後となる。従って、第3の実施の 形態に係る切り込みゲート型SITでは約13mQcm 2 のオン抵抗の低減が得られることになる。ここで、第 3の実施の形態によりオン抵抗を約13mQcm<sup>2</sup>低減 出来た理由は、p型深部膨張形拡散領域25a,25 b. ・・・・と第1エピタキシャル成長層21の間のpn 接合から第1エピタキシャル成長層21へ拡がる空乏層 によって生じる寄生抵抗を約13mQcm<sup>2</sup> 低減された ことによるものである。又、切り込みゲート型SITで はゲート領域25a, 25b, ……の容量が大幅に削 【0064】(チ)そして、酸化膜74の上にレジスト 50 減されるため第3の実施の形態に係るp型深部膨張形拡

(12)

[0067]従って第3の実施の形態のような構成をと ることにより、上で説明したようにゲート領域25a. 25b, ……の幅を基板内部に向かって効果的に拡げ るととが出来、又質量の軽いボロンの方を深い位置に注 入しているため注入時の損傷を大幅に軽減出来、その結 果切り込みゲート型SITにおいて耐圧、漏れ電流等の ゲート耐圧特性を損なうことなく、順方向の抵抗を十分 に引き下げることが出来るのである。

【0068】 <第3の実施の形態の変形例>図11 (f) は本発明の第3の実施の形態の変形例に係るトレ ンチ側壁ゲート型SITの断面図である。本発明と第3 の実施の形態との異なる点は、片側p型深部膨張形拡散 領域39a, 39b, 39c, 39d, ……がトレン チ上部と底部の間に存在する点である。図11(f)に 示すトレンチ側壁ゲート型SITの製造方法は、図9 (a) に示すトレンチ底部にp型深部膨張形拡散領域2 5 a. 2 5 b. · · · · · を形成するところまでは第3の実 略する。

【0069】(イ) その後、RIE等の異方性エッチン グにより、図9 (a) に示すようにp型深部膨張形拡散 領域25a, 25b, ……を貫通して底部が第1エビ タキシャル成長層21に達する第2トレンチを形成す る。第2トレンチの形成により、片側p型深部膨張形拡 散領域39a, 39b, 39c, 39d, ……がトレ ンチ上部(第1トレンチ)と底部(第2トレンチ)の間 の側壁部に形成される。

【0070】(ロ) その後、図10(c) に示すよう に、第1トレンチと第2トレンチからなる拡張トレンチ の内部に、絶縁膜46をCVD法で堆積する。絶縁膜4 6は、低温CVDや真空蒸着による酸化膜、或いはPS G腺等の、酸化醇74に比し酸化醇のエッチング速度の 速い障管の材料を選ぶ。或いは、酸化膜74の表面の一 部若しくは全部をシリコン窒化膜 (Si,N,膜) で形成 しても良い。更に、CMPで酸化醇74が露出するまで 平坦化し、拡張トレンチの内部に絶縁膜46を埋め込 む。更に、酸化膜74に比し酸化膜のエッチング速度の 速い膜質を利用して、バックエッチを行い、図10 (d) に示すように、底部 (第2トレンチ) に埋め込み 絶縁瞳47a. 47b. ……を形成する。

【0071】(ハ)次に拡張トレンチの内部にA1膜 (第2金属膜)を約200nm、更にA1膜の上に多結 品シリコンをCVD法で堆積する。そして、CMPによ り、酸化膜74が露出するまで平坦化し、A1膜/多結 晶シリコンを図11(e)に示すように、拡張トレンチ の内部に埋め込み、埋め込みゲート電極45a, 45 b, ……を形成する。

をスピン塗布し、フォトリソグラフィ技術により、レジ ストをパターニングする。そして、パターニングされた レジストをエッチングマスクとして用い、酸化膜74を パターニングし、ソースコンタクトホールを開口し、ソ ース領域35a, 35b, 35c, …の一部を露出さ せる。酸化膿74のパターニングは、RIEを用いれば 良い。その後、ソースコンタクトホールの開口された酸 化膜74の表面をレジストでカバーして、低抵抗SiC 基板11の裏面の薄い酸化膜30を希釈したフッ酸(H 10 F) 若しくは緩衝HF等でエッチングする。n型低抵抗 SiC基板11の裏面には、第3金属膜43としてNi 膜を約1 µmの厚さで蒸着し、ドレイン電極43を形成

【0073】(ホ)次に、n型ソース領域35a、35 b. 35 c. · · · · · の表面に第4金属膜として、A1膜 を約1μmの厚さで蒸着する。第4金属膜として、T i、Mo等のメタル、又は各種のメタルシリサイドを使 用しても良い。そして、第4金属膜の上にレジストをス ビン塗布し、フォトリソグラフィ技術により、ソース領 施の形態の切り込みゲート型SITと同様であるため省 20 域35a, 35b, 35c, ・・・・の上部化レジストが 残るように、レジストをバターニングする。そして、バ ターニングされたレジストをエッチングマスクとして用 い、第4金属膜をエッチングし、図11(f)に示すよ うな第4金属膜をソース領域35a, 35b, 35c, ····の上部に選択的に残す。そして、基板温度Tsus= 1000°C~1100°C程度のシンター処理により、ソ ース電極41a, 41b, 41c, ・・・・、ドレイン電極 43、ゲート電極45a, 45bのオーミック接触を良 好なものにする。これで、トレンチ側壁ゲート型SIT 30 の概略工程は、終了する。

【0074】第3の実施の形態の変形例に係るトレンチ 御壁ゲート型SITの電気的特性は、図8(i)に示す 切り込みゲート型SITと同様に大幅に改善される。第 3の実施の形態の変形例に係るトレンチ側壁ゲート型S ITでは片側p型深部膨張形拡散領域39a,39b, 39c, 39d, ……の容量が削減されるため、高速 動作が大幅に改善される。即ち図11(f)に示すよう な構成をとることにより、片側 p 型深部膨張形拡散領域 39a, 39b, 39c, 39d, ……の幅を基板内 40 部に向かって効果的に拡げることが出来る。又質量の軽 いボロンの方を深い位置に注入しているため注入時の損 傷を大幅に軽減出来、その結果トレンチ側壁ゲート型S I Tにおいて耐圧、漏れ電流等のゲート耐圧特性を損な うととなく、順方向の抵抗を十分に引き下げるととが出 来る。

[0075] (第4の実施の形態) 図15(1) に示す ように、本発明の第4の実施の形態に係る模型UMOS FETは、第1導電型の第1主電極領域(ドレイン領 域) 11、この第1主電極領域11の上部に設けられた 【0072】(二)そして、酸化膜74の上にレジスト 50 広禁制帯信材料からなる第1導電型のドリフト領域2

1、このドリフト領域21の表面に配置された第2進電 型の複数のボディ領域64a,64b,64c, … 、このボディ領域64a,64b、64c、・・・・の表 面に選択的に配置された第1導電型の複数の第2主電極 領域 (ソース領域) 63a, 63b, 63c, 63d, ·····、ソース領域63a, 63b, 63c, 63d, ・ ・・・・の表面からドレイン領域11の方向に向かって掘ら れた複数のトレンチ、複数のトレンチの内壁に形成され たゲート酸化膜65、複数のトレンチを埋め込んでゲー ト酸化膜65の表面に配置されたゲート電極45a, 4 10 5 b, ……、複数のトレンチの底部においてドリフト 領域21の内部に設けられた複数個の第2導電型の深部 膨張形拡散領域(電界緩和領域)66a.66b. · · · · とから構成されている。本発明の第2及び第3の実施 の形態と同様に、深部膨張形拡散領域66a,66b, ……のそれぞれは、ドリフト領域21の表面からドレ イン領域11に向かう深さ方向において、ドレイン領域 11に近づくに従い、深さ方向に垂直方向の横方向の拡 散幅が広くなるような形状を有する。複数の深部膨張形 拡散領域66a,66b, ....のそれぞれは、第1の 不純物元素からなる上部領域、及びこの上部領域の下部 に位置し、第1の不純物元素よりも広禁制帯幅材料中に おける拡散係数の大きな第2の不純物元素からなる下部 領域とからなる。第4の実施の形態においては、第1導 電型をn型、又第2導電型をp型を用いた場合について

【0076】第1主電板節域(ドレイン節域)11に は、ドレイン電極43が、第2主電極領域(ソース領 域) 63a, 63b, 63c, 63d, ·····には、ソ ース電極41が、オーミック接触されている。ソース電 30 れる。 極41は、ソース領域63a, 63b, 63c, 63 d, ·····とボディ領域64a, 64b, 64c, ····· とを短絡している。

【0077】図15 (1) に示す縦型UMOSFET は、以下の手順で製造可能である:

(イ)最初に、図12(a)に示すように、不純物濃度 1×101, cm-, 厚さ300 mmのn型低抵抗Si C基板11上にエピタキシャル成長法により不純物濃度 3×1011cm-1、厚さ10 mmのn型エピタキシャル 成長層(第1エピタキシャル成長層)21及び第1エピ 40 タキシャル成長層21の上の不純物濃度1×1016cm - 3. 厚さ3 umのp型第2エピタキシャル成長層55を 形成する。但し、ここではn型不純物としては窒素を用 いるが、別の不純物、例えば燐を用いても良い。又窒素 と燐等の複数の不純物を同時に用いても良い。又p型不 純物としてはポロンを用いたが、別の不純物、例えばア ルミニウムを用いても良い。

【0078】(ロ)次に、その第2エピタキシャル成長 層55の表面に酸化膜76を堆積する。次に酸化膜76

グラフィ技術により、レジストをパターニングする。次 にパターニングされたレジストをエッチングマスクとし て酸化膜76をパターニングする。その後、レジストを 除去する。そして、パターニングされた酸化膜76をイ オン注入マスクとして用い、燐を基板温度 Tsue = 70 0 °C程度で加速エネルギーE<sub>\*cc</sub>=10~200ke V、総ドーズ量Φ=5×1011cm-1の条件で選択的に 多段イオン注入する。

24

【0079】(ハ)その後、酸化膜76を除去し、16 ○0°C程度の活性化熱処理により表面から深さ約0.3 μmの領域に不純物濃度1×10°cm-3のn型低抵抗 領域57a.57b, ……を形成する。その後、図1 2 (c) に示すように、n型低抵抗領域57a.57 b, ……の上に酸化膜58を堆積する。

【0080】(二)次に、酸化膜58の表面にレジスト 59をスピン塗布し、フォトリソグラフィ技術により 図13 (d) に示すように、レジスト59をパターニン グする。そして、バターニングされたレジスト59をエ ッチングマスクとして用い、酸化膜58をパターニング 20 する。そして、パターニングされた酸化膜58をエッチ ングマスクとして用い、図13(e)に示すように、R IE等によりp型第2エピタキシャル成長層55を貫通 し、底部がn型第1エピタキシャル成長隔21に流する トレンチ48a, 48b, ····・を形成する。

【0081】トレンチ48a、48b、……の形成に より、n型低抵抗領域57a, 57b, ……は、ソー ス領域63a, 63b, 63c, 63d, ……に分割 される。又、p型第2エピタキシャル成長層55は、p 型ボディ領域64a,64b,64c,……に分割さ

【0082】(ホ) そして、図13(f) に示すよう に、トレンチ48a, 48b, ·····の内部に厚さ10

nm程度の酸化膜65を形成する。 【0083】(へ)そして、酸化膜58をイオン注入用 マスクとして、図14(g)に示すように、トレンチ4 8 a , 4 8 b , ……底部に位置するn型第1エピタキ シャル成長層21の深い位置に11B1の選択イオン注入 を行う(深部イオン注入工程) 11 B\*の選択イオン注 入は、酸化膜65をスルーして行う。との際、酸化膜5 8の表面に金属膜を真空蒸着法やスパッタリングにより 堆積しておき、金属膜をパターニングしてイオン注入用 マスクとしても良い。ととで、11B\*は、基板温度T... = 室温~700 °C、ととでは500 °C程度で加速エネル ギーE<sub>\*cc</sub>=100~400keV、絵ドーズ量Φ= 1. 8×10<sup>11</sup> c m<sup>-1</sup>の多段注入する。この結果、表面 からの深さ0.25~0.8 μmの領域に不純物濃度3 ×1017cm-1の注入層が形成される。

【0084】(ト)更に、図14(h)に示すように、 トレンチ底部に位置するn型第1エピタキシャル成長層 の上にレジスト (不図示)をスピン塗布し、フォトリソ 50 21に対して、酸化膜58をイオン注入用マスクとし

(14)

て、11B\*の射影飛程よりも浅い位置に、17A1\*の選択 イオン注入を行う(浅部イオン注入工程)。\*'A 1'の 選択イオン注入は、酸化膜85をスルーして行う。\*7A 1 \*は、基板温度Tsos=室温~700℃、ことでは50 0 ℃程度で、加速エネルギーE<sub>\*cc</sub>=10~150ke V、総ドーズ量Φ=2×10"cm"の多段注入する。 この結果、表面から深さ0.25μmの領域に、不純物 濃度1×101°cm-3の3A1\*注入層が形成される。 【0085】(チ)次に酸化膜58、65を除去した 後、基板温度T。。= 1600°C程度の活性化熱処理に より、図14(i)に示すように、選択的にp型深部膨 張形拡散領域66a,66b, ……を形成する。p型 深部膨張形拡散領域66a,66b,……は、縦型U MOSFETのp型電界緩和領域である。p型電界緩和 領域66a,66b,……の深い位置にアルミニウム と比較して数倍程度拡散係数が大きいボロンを意図的に 注入しているため、第3の実施の形態と同様に活性化熱 処理後にはp型電界緩和領域66a,66b, ....の 幅を基板内部に向かって効果的に拡げることが出来る。 更にボロンを深い位置に注入した別の利点としては、ア 20 ルミニウムと比較して質量が軽いため注入時の損傷をよ り軽減出来、その結果として逆方向電圧印加時の電界集 中を大幅に抑制出来ることがあげられる。

【0086】(リ)次に基板表面及びトレンチ48a. 48b, ……の内部に再度酸化膜58,65を形成す る。その後トレンチ48a, 48b, ·····の内部に燐 を高濃度に添加したポリシリコンをCVD法で堆積す る。そして、RIE、CDE等のドライエッチングを用 いてトレンチ48a, 48b, ·····の内部にのみ燐を 高濃度に添加したポリシリコンを残し、それ以外(基板 30 b, ・・・・・により、電圧が均等に分担されるためであ 表面等)のポリシリコンを除去することにより、埋め込 みゲート電極45a.45b, ……を形成する。そし て、酸化膜58の上に、図15(k)に示すように層間 絶縁膜67をCVD法により堆積する。

【0087】(ヌ) そして、この層間絶縁膜67の上に レジストをスピン塗布し、フォトリソグラフィ技術によ り、レジストをバターニングする。そして、パターニン グされたレジストをエッチングマスクとして用い、層間 絶縁膜67及び酸化膜58を選択的にエッチングし、ソ 3b, 63c, 63d, ……及びp型ボディ領域64 a. 64b, 64c, ……の一部を露出させる。ソー スコンタクトホールは、その開口部の内部にソース領域 63a, 63b, 63c, 63d, ·····及びp型ボデ ィ領域64a.64b,84c, ……の両方を露出さ せるように開口される。層間絶縁膜67及び酸化膜58 のエッチングは、RIEを用いて連続的に行えば良い。 その後、ソースコンタクトホールの開口された、層間絶 緑膜67及び酸化膜58の表面をレジストでカバーし

釈したフッ酸(HF)若しくは緩衝HF等でエッチング する。 n型低抵抗S i C基板11の裏面には、金属膜4 3としてNi膜を約1μmの厚さで蒸着し、ドレイン電 極43を形成する。

【0088】(ル)次に、図15(1)に示すように、 n型ソース領域63a,63b,63c,63d, · · · · ·の表面に金属膜として、A1膜を約1μmの厚さで蒸 着する。金属膜として、Ti、Mo、等のメタル、又は 各種のメタルシリサイドを使用しても良い。そして、金 10 属膜の上にレジストをスピン塗布し、フォトリソグラフ ィ技術により、ソース領域63a,63b,63c,6 3 d, ……の上部にレジストが残るように、レジスト をパターニングする。 そして、 パターニングされたレジ ストをエッチングマスクとして用い、金属膜をエッチン グレ. 図15(1)に示すような金属膜をソース領域8 3a, 63b, 63c, 63d, ……の上部に選択的 に残し、ソース電極41をパターニングする。尚、パワ ーデバイスの場合は、ソース電極41を全面に形成し、 パターニングしなくても良い場合がある。そして、基板 温度T,,,=800~1100℃、例えば950℃で5 分程度シンター処理し、ソース電極41、ドレイン電極 43、ゲート電極45a、45bのオーミック接触を良 好なものにする。これで、縦型UMOSFETの概略工 程は、終了する。

【0089】上記のように製造された縦型UMOSFE Tでは、p型電界緩和領域66a,66b, ....の底 部側端部における絶縁膜の電界強度が大幅に緩和され、 より高い耐圧を実現することが出来る。それは本発明の 第4の実施の形態に係るp型電界緩和領域66a.68 る。p型電界緩和領域66a,66b, ·····のない場 合には耐圧700~900V程度であるのに対し、p型 電界緩和領域66a,66b, ....のある場合には1 000~1200V程度と大幅に増大し、又p型電界級 和領域66a,66b, ……への電界集中が顕著に改 善されるためデバイスの信頼性も向上する。

【0090】<第4の実施の形態の変形例>図18 (1) は本発明の第4の実施の形態の変形例に係る縦型 UMOSFETの断面図である。図18(1)と図15 ースコンタクトホールを開口し、ソース領域63a.6 40 (1)に示す構造の異なる点は、図18(1)に示す構 造は図15(1)に示す構造に、第2導電型(p型)の 電界緩和領域69a,69b,69c,……を設けた 点である。電界級和領域69a,69b,69c,.... は、厚さが0.5 µm程度であり、表面不純物濃度が 1017から101°cm-1程度のp型領域(第2導電型)

【0091】図18(1)に示す概型UMOSFET は、以下の手順で製造可能である:

(イ)最初に、不純物濃度1×10<sup>19</sup> cm<sup>-1</sup>、厚さ3 て、低抵抗SiC基板11の裏面の薄い酸化膜30を希 50 00μmのn型低抵抗SiC基板11上にエピタキシャ

プマスクとして用い、RI E等により酸化膜 6 8 をパターニングする。次にレジストを除去した後、図 1 6 (a) に示すように、"B'の選択イオン往入を行う (深部イオン往入工程)。 ここで、"B'は、基板温度 エルギーExcc=50~200keV、総ドーズ量や=1.8×10"cm"の多段注入する。更に、図 16 (b) に示すように、n型第1エピタキシャル成長層 2 1に対して、酸化膜 6 8 をイオン注入用マスクとして、"B'の射影飛程よりも浅い位置に、"AI つ選択イオン注入を行う (浅部イオン往入工程)。"AI 'は、基板の温度下:,...=空温~7 0 0 ℃、ここでは5 0 0 で程度 で、加速よルギーExcc=5~7 0 keV、総ドーズ

量Φ=2×1011cm-1の多段注入する。

[0093] (ハ) これ以後の製造工程は、前途した図 12(b) ~図15(l) に示す工程と基本的に同じで ある。例えば図17(g),(h),(i)は、それぞ れ図14(g),(h),(i) に対応する。又、図1 8(j),(k),(l)は、それぞれ図15(j), (k),(l)以対応する。したがって、ここでは重復 した説明を名略する。

【0094】上記のように第4の実施の形態の変形例に 係る鍵型UMOSFETでは深部膨張形の♪型電界線和 領域66a,66b,……により電圧が助等に分担さ れるのに加えて、更に同じく深部膨張形の電界線和領域 69a,69b,69c,……によっても電圧が同じ、 均等に分担されるため、ゲート総験域の電圧が相が非 常に小さくなりゲート酸化酸65~の電界集中が更に顕 著化線和される。それは、深部膨張形の電界線和領域6 9a,69b,69c,……を第1エビタキシャル成 長層21との接合部から並がる空芝層と、同じく深部膨 暖形のの電電界線和領域66a,66b,……と第1 ビビタキシャル成長層21との接合部から並がる空芝層 とが結合し、その結果ドレイン・ツース電極間に印加さ 28 れた電圧が上記の結合した空乏層によって均等に分担さ れるためである。

[0095] 具体的には第4の実施の形態の変形例に係る上記の構成でつ型電界級制領域69a,69b,69c,……のない場合には耐圧100~1200 V程度であるのに対し、深部膨張形のり型電界級制領域66a,66b,……がある場合には耐圧1150~1350 V程度と大幅に増大し、又ゲート酸化原65への電界集中が更に改善されるためデバイスの信頼性も顕著に10向上した。

[0096] (第5の実施の形態) 図20(f) に示す ように、本発明の第5の実施の形態に係る表面ゲート型 バイポーラモードSIT (BSIT) は、第1導電型の 第1 主電板領域 (ドレイン領域) 11. とのドレイン領 域11の上部に設けられた広禁制帯幅材料からなる第1 導電型のドリフト領域 (n型エピタキシャル成長層) 2 1 とのドリフト領域21の内部に設けられた複数個の 第2 遵常型の深部膨帯形拡散領域 (ゲート領域) 25 a. 25 b. …… 複数個の深部膨張形拡散領域25 20 a. 25b. · · · · · · 依挟まれた第2導電型のベース領域 72、ベース領域72の内部の表面近傍に設けられた第 1 遵電型の第2 主電極領域 (ソース領域) 35とから構 成されている。ベース領域72の不純物濃度を深部膨張 形拡散領域25 a、25 b、・・・・よりも十分に低く設 定し、ドレイン領域11とソース領域35との間は、ほ とんどパンチングスルーしかけた状態となっている。し かし、ゲート領域25a、25b、 · · · · · に電圧を印加 しない状態で、電子に対する電位障壁の高さが十分に高 いので、ドレイン電流は流れず、表面ゲート型BSIT 30 はノーマリーオフ特性を示す。ゲート領域25a,25 b. ····· に、ビルトイン電圧以下の電圧を印加すれ ば、電子に対する電位障壁の高さが静電誘導効果で下が り、表面ゲート型BSITのドレイン電流が流れ始め

【0098】図20(f)に示す表面ゲート型BSITは、以下の手順で製造可能である:

50 (イ)最初に、不純物濃度1×10<sup>19</sup> cm<sup>-1</sup>、厚さ3

29 00 μmのn型低抵抗SiC基板11上にエピタキシャ ル成長法により不純物濃度3×101'c m-1、厚さ10 umのn型エピタキシャル成長層21を形成する。但 ここではn型不純物としては窒素を用いるが、別の 不純物、例えば燐を用いても良い。次に、そのn型エビ タキシャル成長層21の表面に金属膜を真空蒸着法やス バッタリングにより堆積する。全属膜として、例えばM oが使用可能である。そして、金属膜の上にレジストを スピン塗布し、フォトリソグラフィ技術により、レジス トをパターニングする。そして、パターニングされたレ 10 ジストをエッチングマスクとして用い、金属膜をパター ニングし、イオン注入用マスクを形成する。そして、第 2の実施の形態と同様に、n型エピタキシャル成長層2 1の表面からイオン注入用マスクを介して、深い位置に 33 B\*の選択イオン注入を行う(深部イオン注入工 程)。 ここで、11B\*は、基板温度T\*\*\*=室温~700 ℃、ことでは500℃程度で加速エネルギーE<sub>\*cc</sub>=1 00~400keV、絵ドーズ量Φ=6×1011cm-2 の多段注入する。この結果、表面からの深さ0、25~ 0.8 μmの領域に不純物濃度1×101°cm-1の注入 20 層が形成される。更に、n型エピタキシャル成長層21 の表面からイオン注入用マスクをマスクとして\*\* B\*の 射影飛程よりも浅い位置に、\*7 A 1\*の選択イオン注入 を行う(浅部イオン注入工程)。\*'A 1\*は、基板温度 Tsus=室温~700℃、ここでは500℃程度で、加 速エネルギーEacc=10~150keV、総ドーズ量 Φ = 2 × 1 0 16 c m - 2 の多段注入する。この結果、表面 から深さ0.25μmの領域に、不純物濃度1×10<sup>20</sup> cm-3の1'A1'注入層が形成される。その後、イオン 注入用マスクの金属膜を除去し、基板温度Tsux=16 00℃程度の活性化熱処理により、図19(a)に示す ように、選択的にp型深部膨張形拡散領域25a,25 b, ……を形成する。p型深部膨張形拡散領域25 a, 25b, ·····は、表面ゲート型BSITのゲート 領域である。このとき深部膨張形拡散領域25a,25 b. ……のそれぞれの幅は約2 mmである。又、一対 の型深部膨張形拡散領域25aと深部膨張形拡散領域2 5 b に挟まれるチャネルの幅は表面付近で約1 μmにな るようにする。 ここでは、 ボロンとアルミニウムについ て上記のようなイオン注入の条件を用いたが、更にゲー 40 トによるピンチオフを効果的に行うために加速エネルギ ーE...とドーズ量Φを適当に調節してp型深部膨張形 拡散領域25a, 25b, ……を図30に示すように 略台形に形成することも可能である。上述したようにp 型低抵抗領域の深い位置にアルミニウムと比較して数倍 程度拡散係数が大きいポロンを意図的に注入しているた め、図19(b)に示すように活性化熱処理後にはゲー

ト領域25a、25b、・・・・の信を基板内部に向かっ

て効果的に拡がることが出来る。更にポロンを深い位置

質量が軽いため注入時の損傷をより軽減出来、その結果 としてピンチオフ時のリーク電流を大幅に抑制出来るこ とがあげられる。

【0099】(ロ)次にn型エピタキシャル成長層21 の表面の全面に、図19(a)に示すように、ポロンを 加速エネルギーEass=10~200keV、総ドーズ 量 $\Phi = 5 \times 10^{11} \text{ cm}^{-1}$ の条件で多段イオン注入する。 イオン注入用マスクを形成し、ゲート領域25a,25 b, ····・には、イオン注入されないような選択イオン 注入をしても良い。

【0100】(ハ) ボロンのイオン注入後、1600℃ 程度の活性化熱処理を施し、図19(b)に示すよう に、n型エピタキシャル成長層21の表面から深さ約 5 μ m の位置及んで、不純物濃度 1×10<sup>37</sup> c m<sup>-3</sup> のp型ベース領域72を形成する。次にn型エピタキシ ャル成長層21の表面に、多結晶シリコンをCVD法で 堆積する。そして、この多結晶シリコンを熱酸化するこ とにより、図19(b)に示すように、n型エピタキシ ャル成長層21の表面に、酸化膜91を形成する。この 多結晶シリコンを熱酸化の際に、低抵抗SiC基板11 の裏面にも、薄い酸化膜30が形成される。又酸化膜の 形成法としては、上記以外にSiH4及びN2O等を用 いたCVD法で堆積してもよい。

【0101】(二)更に、酸化膜91の表面に第2金属 膜32を真空蒸着法やスパッタリングにより堆積する。 第2金属膜32として、例えばMoが使用可能である。 そして、第2金属膜32の上にレジスト33をスピン塗 布する。そして、フォトリソグラフィ技術により、レジ スト33を、図19 (c) に示すようにバターニングす 30 る。そして、パターニングされたレジスト33をエッチ ングマスクとして用い、第2金属膜32をRIEでエッ チングし、図20 (d) に示すようなイオン注入用第2 マスク32Mを形成する。第2金属膜32のRIEに続 き、その下地の酸化膜91もRIEで選択的に除去し、 n型エピタキシャル成長層21の表面の一部を露出させ る。そして、イオン注入用第2マスク32Mを介して、 図20(d) に示すように、基板温度Tsus=700℃ 程度で、31P'を加速エネルギーExcc=10~200k e V、総ドーズ量Φ=5×101 cm-2の条件で選択 的に多段イオン注入する。その後、イオン注入用第2マ スク32M及び酸化膜91を除去後、基板温度Tsus= 1600°C程度の活性化熱処理により、図20(e)に 示すように、表面から深さ約0.3 umの領域に不純物 濃度1×10<sup>20</sup> cm<sup>-2</sup>のn型ソース領域35を形成す

【0102】(ホ)次に、基板表面に再度酸化膜31を CVD法等により形成した後、上記の記述と同様にバタ ーニングされたレジストをエッチングマスクとしてR I E等を用いて酸化膜31をパターニングする。その後レ に注入した別の利点としては、アルミニウムと比較して 50 ジストを除去し、パターニングされた酸化膜31の開口

部をソースコンタクトホールとして利用する。その後、 ソースコンタクトホールの開口された酸化膜31の表面 をレジストでカバーして、 低抵抗SiC基板11の裏面 の薄い酸化膜30を希釈したフッ酸(HF)若しくは緩 衡HF等でエッチングする。n型低抵抗SiC基板11 の裏面には、第3金属障43としてNi 膜を約1 umの 厚さで蒸着し、ドレイン電極43を形成する。次に、n 型ソース領域35の表面に第4金属膜として、A1膜を 約1μmの厚さで蒸着する。そして、第4金属膜の上に レジストをスピン塗布する。そして、フォトリソグラフ 10 ィ技術により、ソース領域35の上部にレジストが残る ように、レジストをパターニングする。そして、パター ニングされたレジストをエッチングマスクとして用い、 第4金属膜をエッチングし、図20(f)に示すような 第4金属膜をソース領域35の上部に選択的に残し、ソ ース電極41を形成する。次に、ソース電極41及びソ ース電極41から露出した酸化膜31の上にレジストを スピン塗布する。そして、フォトリソグラフィ技術によ り、深部影張形拡散領域 (ゲート領域) 25a, 25 b. ……のそれぞれの上部に開口部を有するようにレ ジストをパターニングする。そして、パターニングされ たレジストをエッチングマスクとして用い、酸化膜31 を選択的にエッチングし、ゲート領域25a、25b、 ····の表面を露出させ、図20(f)に示すようなゲ ートコンタクトホールを開口する。その後、表面の全面 にTi膜を約200nm、Al膜を約1μmの厚さで順 次蒸着する。このA1膜の上にレジストをスピン塗布 し、フォトリングラフィ技術により、深部膨張形拡散領 域 (ゲート領域) 25 a, 25 b, ……のそれぞれの 上部にレジストを残すようにバターニングする。そし て、パターニングされたレジストをエッチングマスクと して用い、図20(f)に示すようにA1膜、Ti膜を 順次RIEで選択的にエッチングし、ゲート電極45 a, 45bのパターンを形成する。その後、基板温度T sus = 800~1150℃、例えば950℃で5分程度 シンター処理し、ソース電極41、ドレイン電極43ゲ ート電極45a、45bのオーミック接触を良好なもの にする。これで、表面ゲート型BSITの概略工程は、 終了する。

Tの電気的特性を評価した結果は、以下の通りである。 付F1000Vの表面ゲート型BSITで、ゲート電圧 10V及びドレイン電圧600V印加時のリーク電流 は1×10-\*A/cm'、又オン抵抗は18mQcm' となった。一方従来技術によるSiC表面ゲート型BS I Tでは同じ耐圧1000Vで比較すると、オン抵抗は 26mQcm<sup>2</sup> 前後となる。従って、第5の実施の形態 に係る表面ゲート型BSITでは約8mQcm<sup>2</sup>のオン 抵抗の低減が得られることになる。

を約8mΩcm<sup>1</sup> 低減出来た理由は、p型深部膨張形拡 散領域25a, 25b, ……とn型エピタキシャル成 長層21の間のpn接合からn型エピタキシャル成長層 21へ拡がる空乏層によって生じる寄生抵抗を約8mQ cm' 低減されたことによるものである。従って図20 (f) に示す構成をとることにより、ゲート領域25 a. 25 b. · · · · · の幅を基板内部に向かって効果的に 拡げることが出来る。又質量の軽いボロンの方を深い位 置に注入しているため注入時の損傷を大幅に軽減出来、 その結果表面ゲート型BSITにおいて耐圧、漏れ電流 等のゲート耐圧特性を掲なうことなく、順方向の抵抗を 十分に引き下げることが出来る。又、第5の実施の形態 ではp型ベース領域72を設けることにより、ノーマー リーオフ型の表面ゲート型BSITを実現している。 [0105]又、図21に示すように、n型ソース領域 35とp型ベース領域72との間に低不純物濃度のp型 領域73を設けても良い。

32

【0106】更に、第5の実施の形態に係る発明は、図 22に示すバイポーラトランジスタ (BJT) にも適用 出来る。本発明の第5の実施の形態の変形例(第2の変 形例)に係るBJTは、SiC基板からなる第1主電極 領域(コレクタ領域)81、この第1主電極領域81の 上部に設けられた広禁制帯幅材料からなる第1連電型の ドリフト領域 (n型エピタキシャル成長層) 21. この ドリフト領域21の内部に設けられた複数個の第2導電 型の深部膨張形拡散領域82a,82b, ……、複数 個の深部膨張形拡散領域82a,82b, ……に挟ま れたp型ベース領域83.p型ベース領域83の内部に 設けられた第1導電型の第2主電極領域(エミッタ領 30 域) 84とから構成されている。

【0107】図20(f)に示すBSITにおいては、 ベース領域72の不純物濃度は、深部膨張形拡散領域2 5 a, 25 b, ・・・・よりも十分に低く設定され、ドレ イン領域11とソース領域35との間は、ほとんどパン チングスルーしかけた状態となっている。しかし、図2 2に示すBJTにおいては、p型ベース領域83の不純 物濃度はベース領域72よりも高く設定されている。例 えば、p型ベース領域83の不純物濃度は、1×1018 cm-'~1×10''cm-'程度に設定されている。この 【0103】以上のように製造した表面ゲート型BSI 40 ため、コレクタ領域81とエミッタ領域84との間に は、中性のp型ベース領域83が残り、コレクタ領域8 1に印加されるコレクタ電圧が、エミッタ領域84側に 影響を与えにくくなっている。

[0108]深部膨張形拡散領域82a, 82b, ···· ・のそれぞれは、ドリフト領域21の表面から第1主電 極領域81に近づくに従い、水平方向断面積が次第に広 くなるような3次元形状を有する。この場合p型深部膨 張形拡散領域82a, 82b, ・・・・はBJTの外部ペー ス領域(ベース電極取り出し領域)として機能する。コ 【0】04】ここで、第5の実施の形態によりオン抵抗 50 レクタ領域81には、コレクタ電極87が、エミッタ領

THIS PAGE RI ANK MISDERN

(18)

域84には、エミッタ電極86が、がそれぞれオーミッ ク接触している。又、ベース電極取り出し領域82a. 82b. ……にはA1/Ti複合膜からなるベース電 極85がオーミック接触している。図22に示すBJT では、p型深部膨張形拡散領域82a, 82b, ・・・・が 基板内部に向かって効果的に拡がっているため内部ベー スのp型ベース領域72とは低抵抗に接続され、その結 果ベース抵抗を大幅に削減することが出来る。即ちBJ Tの高周波化が可能となる。又バイポーラデバイスであ とが可能となる。

【0109】(第6の実施の形態)本発明の第2~第5 の実施の形態で述べた半導体装置の製造方法は、静電誘 導サイリスタ (SIサイリスタ) にも適用出来る。SI サイリスタの場合、図5(i)に示す表面ゲート型SI Tの構造においてn型低抵抗SiC基板11の導電型 を、図23に示すように、p型低抵抗SiC基板51に すれば良い.

【0110】即ち、本発明の第6の実施の形態に係るS Iサイリスタは、図23に示すように、第1主電極領域 20 51、この第1主電極領域51の上部に設けられた広禁 制帯幅材料からなる第1導電型のドリフト領域21. と のドリフト領域21の内部に設けられた複数個の第2導 電型の深部膨張形拡散領域25a,25b, ……、複 数個の深部膨張形材散領域25 a. 25 b. ・・・・ に挟 まれてドリフト領域21の内部に設けられた第1導電型 の第2主電極領域53とから構成されている。本発明の 第1の実施の形態と同様に、深部膨陽形拡散領域25 a, 25b, ·····のそれぞれは、ドリフト領域21の 表面から第1主電極領域51に近づくに従い、水平方向 30 断面積が次第に広くなるような3次元形状を有する。と の深部膨張形拡散領域25 a, 25 b, ……のそれぞ れは、第1及び第2主電極領域53間を流れる電流を制 御する制御電極領域 (ゲート領域25a, 25b, ···· ·) として機能する。第1主電極領域51は、SIサイ リスタのアノード領域として機能する。第2主電板領域 53は、SIサイリスタのカソード領域として機能す る。複数の深部膨張形拡散領域25a,25b,…… のそれぞれは、第1の不純物元素からなる上部領域、及 びとの上部領域の下部に位置し、第1の不純物元素より 40 も広禁制帯幅材料中における拡散係数の大きな第2の不 純物元素からなる下部領域とからなる。

【0111】第1主電極領域(アノード領域)51に は、アノード電極52が、第2主電極領域(カソード領 域) 53には、カソード電極54が、オーミック接触さ れている。更に、深部膨張形拡散領域 (ゲート領域) 2 5 a, 25 b, ……のそれぞれには、ゲート電極 4 5 a. 45 bがオーミック接触されている。

【0112】S 「サイリスタにおいては、カソード・ア ノード間ポテンシャルと、ゲート電圧によるチャネル中 50 【0117】図24は、本発明の第6の実施の形態の変

のポテンシャルの2次元空間における鞍部点である電位 障壁(ポテンシャル)の高さがアノード電圧及びゲート 電圧で制御される。電位障壁(ボテンシャル)は 深部 膨張形拡散領域 (ゲート領域) 25 a. 25 b. ・・・・・ のポテンシャルの影響を受けて、第2主電極領域(カソ ード領域) 35の前面に形成される。電位障壁(ポテン シャル) の高さに依存してアノード電流が流れる。 との SIサイリスタのターンオンは、深部膨張形拡散領域 (ゲート領域) 25 a, 25 b, ……正の電位を印加 るため導電変調を利用出来、オン抵抗を更に低減するこ 10 してドリフト領域21中に形成される電位障壁の高さを 容量結合(静電誘導効果)で下げることにより実現され る。即ち、電位障壁の高さが低くなることにより、第2 主電極領域(カソード領域)35から、ドリフト領域2 1に電子が注入される。この注入された電子は、第1主 電極領域 (アノード領域) 51の前面に蓄積され、第1 主電極領域 (アノード領域) 51からの正孔 (ホール) の注入を促進する。即ち、大量の電子及び正孔 (ホー ル) が瞬時に流れ始める。ターンオフは、深部膨張形拡 散領域 (ゲート領域) 25 a, 25 b, ……負の電位 若しくはゼロの電位を印加して、第2 主電極領域 (カソ ード領域) 35から、ドリフト領域21に注入される電 子を阻止することから開始する。

【0113】ノーマリオフ型のS I サイリスタであれ ば、深部膨張形拡散領域 (ゲート領域) 25 a, 25 b, ……ゼロの電位を印加して、第2主電極領域(カ ソード領域) 35から、ドリフト領域21に注入される 電子が阻止される。ノーマリオン型のSIサイリスタで あれば、深部膨張形拡散領域 (ゲート領域) 25 a. 2 5 b, ……負の電位を印加して、電位障壁 (ポテンシ ャル) の高さを高くし、第2 主電極領域 (カソード領 域) 35から、ドリフト領域21 に注入される電子を阻 止する。但し、第1主電極領域(アノード領域)51の 前面に蓄積された電子が、再結合等で消滅しない限り、 第1主電極領域 (アノード領域) 51からの正孔 (ホー ル)の注入があるので、テイル電流が存在する。

【0114】S [サイリスタの場合も、一定のピンチオ フ特性で比較すれば、カソード面積を相対的に増大出来 る。したがって、同じ耐圧で、より低いオン抵抗が得ら れる.

【0115】つまり、SITと同様に、SIサイリスタ の場合も、耐圧、漏れ電流等のゲート耐圧特性を損なう ことなく、順方向損失を十分に引き下げることが出来、 高効率スイッチングが可能となる。

【0116】本発明の第6の実施の形態に係るSIサイ リスタの製造方法は、図3~図5を用いて説明した表面 ゲート型SITの製造方法で、n型低抵抗SiC基板1 1の導電型を、図23に示すように、p型低抵抗SiC 基板51に変更すれば、他は基本的に同様である。した がって、重複した説明を省略する。

(19)

形例 (第1の変形例) に係る半導体装置の断面図であ る。図24に示すアノードショート型SIサイリスタで は、アノード領域は分割され、複数の分割アノード領域 62a、62b、62c、……となり、その間にn型 のショート領域61a, 61b, ……が形成されたS 「アノードショート模造となっている。そして、分割ア ノード領域62a、62b、62c、・・・・が、ゲート 領域25a, 25b, ……と同様な深部膨張形拡散領 域の構造をなしている。この場合、分割アノード領域6 2a. 62b. 62c. ·····とショート領域61a. 61bとのポテンシャルにより電子をショート領域61 a、61bに掃引することが出来る。したがって、ター ンオフ時のテイル電流が小さくなり、高速スイッチング が可能である。尚. 分割アノード領域62a. 62b. 62 c. ……のピッチは電子の拡散長の2倍以下に選 べば良い。図24に示す深部膨張形拡散領域の構造をな す複数の分割アノード領域62a, 62b, 62c, \*\* ・・・を用いるととで、アノード領域の実効的な面積を大 きくしつつ、有効に、アノード領域の全面に蓄積される 電子を、ショート領域61a、61b、・・・・・を用いて 引き抜くことが可能になる。このため、オン抵抗を増大 しないで、テイル電流を抑制出来る。したがって、低い オン電圧と、高速ターンオフ特性を同時に奏するアノー ドショート型SIサイリスタが得られる。

【0118】図25は、本発明の第6の実施の形態の変 形例 (第2の変形例) に係る半導体装置の断面図であ る。図25に示す切り込みゲート型SIサイリスタは、 図28(i)に示した第3の実施の形態に係る切り込み ゲート型SITの 抵抗SiC基板11の導電型をp型 にした構造に対応する。

[0119]図26は、本発明の第6の実施の形態の変 形例(第3の変形例)に係る半導体装置の断面図であ る。図26に示すノーマリオフ型S1サイリスタでは、 図20(f)に示した第5の実施の形態に係るBSI Tの 抵抗SiC基板11の導電型をp型にした構造に 対応する。

(第7の実施の形態) 図27は本発明の第7の実施の形 態に係る機型UMOSFET(ラテラルUMOSFE T)の断面図である。第7の実施の形態に係る構型UM Tとの異なる点は、ドレイン電極90を基板裏面にでは なく第1エピタキシャル成長層21の表面に形成してい る点である。

【0120】第7の実施の形態では、第4の実施の形態 で第1エピタキシャル成長層21トにエピタキシャル法 により形成されたp型第2エピタキシャル成長層55の 代わりに、第1エピタキシャル成長層21上に一定の領 域をもつ例えばストライプ状のp型ボディ領域64a, 64b. 64c. ・・・・・をポロン或いはアルミニウム又 はその両方を用いて選択イオン注入により形成する。次 50 a, 25 b, ……は、アノードショート型SIサイリ

に第1エピタキシャル成長階21トでp型ボディ領域6 4 a . 6 4 b . 6 4 c . · · · · から一定距離はなれた場 所にn型ドレイン領域89を形成する。次にp型ボディ 領域64a,64b,64c, ……とn型ドレイン領 域89との間に1個又はそれ以上のp型電界緩和領域6 4 d、6 4 e、……をp型ボディ領域6 4 a、6 4 b. 64 c. ····· に並行して設けている。このp型電 界緩和領域64d,64e,……は、p型ボディ領域 64a,64b,64c, ……端部の電界集中を緩和 10 するものである。次にn型ドレイン領域89の上にドレ イン電極90を形成する。ことでドレイン電極90はゲ ート電極45a, 45b, · · · · から所定の距離を隔て て、ゲート電極45a、45b、・・・・・に並行して形成 するととが望ましい。上記の各工程以外の構造は、図1 5(1)に示す第4の実施の形態に係る縦型UMOSF ETと基本的に同じである。以上で横型UMOSFET を完成する。

36

【0121】 構型UMOSFETでは、ソース電極41 a. 41b. 41c. ……とドレイン電極90が同じ 20 面に設けられているため、モノリシック I C として同一 半導体チップトに集積化するのが容易である。又、ハイ ブリッドIC等に組み込んで用いる場合にも配線作業が 簡単となる。又ドレイン電極90が個々の半導体装置に 設けられているため、表面配線や接続の自由度が増すと とになり、設計が容易になる。

【0122】第7の実施の形態に示したn型ドレイン領 域8及びドレイン電極90の機成は図18(1)に示す 第4の実施の形態の変形例の構成に対しても同様に適用 可能である。

30 【0123】 (第8の実施の形態) 図28は、補助素子 2としての第1の実施の形態に係るJBSダイオードと 主素子1としての第6の実施の形態に係るアノードショ ート型SIサイリスタとを同一半導体チップ上に配置し た半導体集積回路である。第8の実施の形態に係る半導 体集積回路の製造工程は、第1及び第6の実施の形態の 実施の形態で詳しく説明した通りであり、ことでは省略

【0124】第8の実施の形態に係る半導体集積回路に おいては、補助素子2としてのJBSダイオードと主素 OSFETと第4の実施の形態に係る縦型UMOSFE 40 子1としてのアノードショート型SIサイリスタとで、 単位セルが構成されている。アノードショート型SIサ イリスタは、逆導通型SIサイリスタであり、JBSダ イオードは、逆導通型SIサイリスタに並列接続された フリーホイールダイオードとして機能する。即ち、逆導 通型SⅠサイリスタとフリーホイールダイオードの並列 接続構造を単位セルとし、これら単位セルがストライプ 状に、 n型ドリフト領域21内に周期的にマルチチャネ ル構造で形成されている。

[0125] ことで各単位セルのp型ゲート領域25

(20)

スタ領域を形成するp型ゲート領域25 a. 25 b. … ···として機能するとともに、JBSダイオードのガー ドリングとしても機能する。従ってアノードショート型 SIサイリスタとJBSダイオードとをそれぞれ独立に 形成した場合に比較して素子全体の面積を縮小すること が出来、素子電流密度を向上させることが出来る。

- 【0126】(その他の実施の形態)上記のように、本 発明は第1~第8の実施の形態によって記載したが、と の開示の一部をなす論述及び図面はこの発明を限定する ものであると理解すべきではない。この開示から当業者 10 には様々な代替実施の形態、実施例及び運用技術が明ら かとなろう。
- [0127]第1の実施の形態において、深部膨張形拡 散領域18a.18bを図29に示すように略台形に形 成すれば、更に逆方向のリーク電流を低減することが出 来る。台形に形成するためには、加速エネルギーE.cc とドーズ量中を調節すれば良い。いずれにせよ、深部膨 張形拡散領域18a、18bの深い位置に、アルミニウ ムと比較して数倍程度拡散係数が大きいボロンを意図的 に注入しているため、イオン注入後の活性化熱処理後に 20 は、深部膨張形拡散領域18a.18bの幅を基板内部 に向かって効果的に拡げることが出来る。更にボロンを 深い位置に注入した別の利点としては、アルミニウムと 比較して質量が軽いため注入時の損傷をより軽減出来、 その結果としてピンチオフ時のリーク電流を大幅に抑制 出来ることがあげられる。
- 【0128】既に述べた第1~第8の実施の形態の説明 においては、第1導電型としてn型を、又第2導電型と してp型を用いた場合を説明したが、導電型を全く反対 にしても良いことは勿論である。
- [0129]第1~第8の実施の形態においては、Si Cについて例示的に説明したが、禁制帯幅Eg=約2. 2 e VのZnTe、禁制帯幅Eg=約2.4 e VのCd S. 禁制帯幅Eg=約2. 7eVのZnSe. 禁制帯幅 Eg=約3.4 eVのGaN、禁制帯幅Eg=約3.7 eVのZnS、及び禁制帯幅Eg=約5.5eVのダイ アモンド等ワイドパンドギャップ半導体にも、 同様に満 用可能である。
- いてそれぞれ説明したJBSダイオード、表面ゲート型 40 オードの製造工程を説明するための工程斯面図である SIT、切り込みゲート型SIT、縦型UMOSFE T. BSIT. SIサイリスタ、構型UMOSFET、 集積回路に限られたわけではなく、エミッタスイッチド サイリスタ (EST) 等のMOS複合デバイスを含めた 種々の他の半導体装置にも応用出来るものである。又、 第4の実施の形態で説明した図15(1)及び図18

【0130】又、本発明は第1~第8の実施の形態にお

(1)の機型UMOSの構造において、n型低抵抗Si C基板 1 1 をp型低抵抗SiC基板に置き換えれば、ト レンチ型のIGBTとして機能する。又、第7の実施の 形態で説明した図27の模型UMOSの構造において、

n型ドレイン領域8.9をp型コレクタ領域に置き換えれ ば、横型のIGBTとして機能する。更に、第5の実施 の形態で説明した図20(f)及び図22のBSITや BJTの構造において、n型低抵抗SiC基板11をp 型低抵抗SiC基板に置き換えれば、ノーマリオフ型S 「サイリスタやGTOサイリスタとして機能する。その 他、本発明の要旨を逸脱しない範囲で、種々変形して、 種々の他の半導体装置にも応用出来る。

38

- [0131]既に述べた第1~第8の実施の形態の説明 においては、トレンチ或いは表面に形成する絶縁膜とし て時化障を用いたが、とれ以外に酸化タンタル(Ta、 O.)、窓化珪素 (Si,N.) や窓化アルミニウム (A
- 1N)といった他の絶縁膜を用いても良い。 【0132】 このように、本発明はここでは記載してい ない様々な実施の形態等を含むことは勿論である。した がって、本発明の技術的範囲は上記の説明から妥当な特

### 許請求の範囲に係る発明特定事項によってのみ定められ **ろものである。**

[0133]

【発明の効果】本発明の第1の特徴によれば、耐圧、漏 れ電流等の逆方向特性を損なうことなく、順方向の抵抗 を十分に引き下げることが出来る。

【0134】本発明の第2の特徴によれば、半導体装置 の制御電極領域に係る耐圧特性を損なうことなく、順方 向の抵抗を十分に引き下げることが出来る。

- [0135]本発明の第3の特徴によれば、深部膨張形 拡散領域が、トレンチの底部近傍におけるゲート絶縁膜 の電界強度を大幅に緩和し、より高い耐圧の絶縁ゲート 型半導体装置を実現することが出来る。
- 30 [0136]本発明の第4の特徴によれば、第3の特徴 と同様に、より高い耐圧の構型絶縁ゲート型半導体装置 を実現することが出来る。又、第1及び第2主電極領域 が、同じ側の面に設けられているため、集積化が容易で
  - [0137]本発明の第5の特徴に係る半導体装置の製 造方法によれば、第1~第4の特徴に係る半導体装置が 簡単に製造出来る。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態に係わるJBSダイ (その1)。
- 【図2】本発明の第1の実施の形態に係わるJBSダイ オードの製造工程を説明するための工程断面図である (その2)。
- 【図3】本発明の第2の実施の形態に係わる表面ゲート 型SITの製造工程を説明するための工程断面図である (その1).
- 「図4] 本発明の第2の実施の形態に係わる表面ゲート 型SITの製造工程を説明するための工程断面図である 50 (その2)。

- 39 【図5】本発明の第2の実施の形態に係わる表面ゲート 型SITの製造工程を説明するための工程断面図である (その3)。
- [図6]本発明の第3の実施の形態に係わる切り込みゲ ート型S I Tの製造工程を説明するための工程断面図で ある(その1)。
- 「図7]本発明の第3の実施の形態に係わる切り込みゲ ート型SITの製造工程を説明するための工程断面図で ある(その2)。
- 【図8】本発明の第3の実施の形態に係わる切り込みゲ 10 ート型SITの製造工程を説明するための工程断面図で ある(その3)。
- 【図9】本発明の第3の実施の形態の変形例に係わるト レンチ側壁ゲート型SITの製造工程を説明するための 工程断面図である(その1)。
- [図10]本発明の第3の実施の形態の変形例に係わる トレンチ側壁ゲート型SITの製造工程を説明するため の工程断面図である(その2)。
- 【図11】本発明の第3の実施の形態の変形例に係わる トレンチ側壁ゲート型SITの製造工程を説明するため 20 の工程斯面図である(その3)。
- 【図12】本発明の第4の実施の形態に係わる縦型UM OSFETの製造工程を説明するための工程断面図であ る(その1)。
- [図13] 本発明の第4の実施の形態に係わる縦型UM OSFETの製造工程を説明するための工程断面図であ る(その2)。
- [図 I 4] 本発明の第4の実施の形態に係わる縦型UM OSFETの製造工程を説明するための工程断面図であ る(その3)。
- [図15]本発明の第4の実施の形態に係わる縦型UM OSFETの製造工程を説明するための工程断面図であ る(その4)。
- 【図16】本発明の第4の実施の形態の変形例に係わる 縦型UMOSFETの製造工程を説明するための工程断 面図である(その1)。
- 【図 I 7 】本発明の第4の実施の形態の変形例に係わる 総型UMOSF E Tの製造工程を説明するための工程断 面図である(その2)。
- 縦型UMOSFETの製造工程を説明するための工程断 面図である(その3)。
- [図19] 本発明の第4の実施の形態に係わるBSIT の製造工程を説明するための工程断面図である(その
- 【図20】本発明の第4の実施の形態に係わるBSIT の製造工程を説明するための工程断面図である(その 2).
- 【図21】本発明の第4の実施の形態の変形例(第1の 変形例) に係わるBSITの構造を説明するための断面 50 43 第3金属膜(ドレイン電極)

図である。

(21)

- 【図22】本発明の第4の実施の形態の他の変形例(第 2の変形例) に係わるBSITの構造を説明するための 断面図である。
- 「図23]本発明の第6の実施の形態に係わるSⅠサイ リスタの構造を説明するための模式的な断面図である。 [図24] 本発明の第6の実施の形態の変形例(第1の 変形例) に係わるSIサイリスタの構造を説明するため の模式的な断面図である。
- 【図25】本発明の第6の実施の形態の他の変形例(第 2の変形例) に係わるSIサイリスタの構造を説明する ための模式的な断面図である。
  - 【図26】本発明の第6の実施の形態の更に他の変形例 (第3の変形例) に係わるS | サイリスタの模式的な断 面図である。
  - [図27]本発明の第7の実施の形態に係わる横型UM OSの構造を説明するための模式的な断面図である。 【図28】本発明の第8の実施の形態に係わる半導体集
  - 積回路の構造を説明するための模式的な断面図である。 【図29】本発明の他の実施の形態に係わるJBSダイ オードの模式的な断面図である。
    - 【図30】本発明の他の実施の形態に係わる表面ゲート 型SITの模式的な断面図である。
    - 【符号の説明】
    - 1 主素子
    - 2 補助素子
    - 11 n型低抵抗SiC基板(第1主電極領域)
    - 12.21 n型エピタキシャル成長層(第1エピタキ シャル成長層)
- 30 13 金属膜
  - 13M イオン注入用マスク
  - 14,33,56 レジスト
  - 15a, 15b, 18a, 18b, 25a, 25b, 2 6a, 26b 深部膨張形拡散領域

  - 16 オーミック電極 (カソード電極)
  - 17 ショットキー電板 (アノード電極) 19 n型エピタキシャル成長層 (第2エピタキシャル
  - 成長層)
  - 24 イオン注入用マスク(金属膜)
- [図 I 8] 本発明の第4の実施の形態の変形例に係わる 40 30,31,34,37,58,74,76,77,9 1 酸化膜
  - 32 第2金属障
  - 32M イオン注入用第2マスク
  - 35, 35a, 35b, 35c, 63a, 63b, 63
  - c. 63d 第2主電極領域(ソース領域)
  - 36 第4金属膜
  - 39a, 39b, 39c, 39d 片側p型深部膨張形 拡散領域(ゲート領域)
  - 41, 41a, 41b, 41c ソース電極

45a, 45b, 45c ゲート電極

46,71a,71b 絶縁膜

47a, 47b 埋め込み絶縁膜 48a, 48b トレンチ

51 第1 主電極領域 (アノード領域)

52 アノード電極5

53 第2主電極領域(カソード領域)

54 カソード電極

5.5 p型エピタキシャル成長層(第2エピタキシャル

成長層)

57a, 57b n型低抵抗領域

61a, 61b, 61c ショート領域 62a, 62b, 62c, 62d 分割アノード領域

64a, 64b, 64c p型ボディ領域

64d,64e p型電界級和領域

65 ゲート酸化膜

\*67 層間絶縁障

68 イオン注入用マスク

69a, 69b, 69c 電界級和領域(深部膨張形拡 散領域)

72,83 p型ベース領域

73 n型領域

81 第1主電極領域(コレクタ領域)

82a, 82b 深部膨張形拡散領域 (ベース電極取り 出し領域)

10 84 第2主電極領域 (エミッタ領域)


85 ベース電極

86 エミッタ電極 87 コレクタ電極


89 ドレイン領域 (第1主電極領域)


90 ドレイン電極


【図1】





[図2]
















## THIS PAGE BLANK (USF) -

















15a,15b,15c,25a,25b,25c: 深厚を扱形拡散域域 45a,45b,45c: ゲート電磁 61a,81b,61c: ショート電磁 62a,62b,62c,62d: 分割アノード仮域




30




[図15]




【図16】





#### 【図17】







#### [図18]









フロントページの続き				
(51)Int.Cl.'	識別記号	F I		テーマコート' (参考)
HO1L 21/822		H 0 1 L	29/78	658E
29/161			21/265	Z
29/737				F
29/74			29/48	F
29/78			29/80	V
	652		29/163	
			29/74	M
			29/78	301V
	653		29/72	Н
29/80			27/06	Т

#### THIS PAGE BLANK (UST . . ,

ドターム(参考) 4M104 AA03 8802 8805 8814 8816
8825 8826 CC01 CC03 CC05
FF01 FF13 CC03 CC06 CC09
CC11 CC18
5F003 AF04 8E04 EF03 8F06 BC03
BH08 8312 8393 8M01 8M04
BF05 8201 8202 8203
5F005 AC01 AE02 AE07 AE09 AF02
AH02 GA01
5F102 FA01 FB01 C804 CC07 CC08
CC09 CC10 CD04 C302 CL02
GA02 CS03
5F140 AA24 AA25 A30 BA02 8C06

BC12 BF43